

8 复位和时钟控制 (RCC)

RCC 模块管理整个微控制器的时钟和复位信号的生成。

RCC 模块位于 D3 域中（有关详细说明，请参见[第 6 节：电源控制 \(PWR\)](#)）。

本部分涉及的工作模式在 PWR 模块的[第 6.6.1 节：工作模式](#)中定义。

8.1 RCC 主要特性

复位模块

- 生成本地和系统复位信号
- 双向引脚复位，可复位微处理器或外部器件
- 保持启动功能
- 支持 WWDG 复位


时钟生成模块

- 针对整个器件生成和调度时钟
- 3 个使用整数或小数分频比的独立 PLL
- 可实时更改 PLL 小数分频比
- 智能时钟门控，可降低功耗
- 2 个外部振荡器：
 - 高速外部振荡器 (HSE)，支持 4 MHz 到 48 MHz 频率范围内的晶振
 - 适用于 32 kHz 晶振的低速外部振荡器 (LSE)
- 4 个内部振荡器
 - 高速内部振荡器 (HSI)
 - 48 MHz RC 振荡器 (HSI48)
 - 低功耗内部振荡器 (CSI)
 - 低速内部振荡器 (LSI)
- 针对外部器件的缓冲时钟输出
- 生成两种类型的中断线：
 - 多条用于时钟安全管理的专用中断线
 - 一条用于其他事件的通用中断线
- 在停止和待机模式下的时钟生成处理
- D3 域自主模式

8.2 RCC 框图

图 34 显示了 RCC 框图。

图 34. RCC 框图



8.3 RCC 引脚和内部信号

表 43 列出了连接到封装引脚或焊球的 RCC 输入与输出信号。

表 43. 连接到封装引脚或焊球的 RCC 输入/输出信号

信号名称	信号类型	说明
NRST	I/O	系统复位，可用于为外部器件提供复位信号
OSC32_IN	I	32 KHz 振荡器输入
OSC32_OUT	O	32 KHz 振荡器输出
OSC_IN	I	系统振荡器输入

表 43. 连接到封装引脚或焊球的 RCC 输入/输出信号 (续)

信号名称	信号类型	说明
OSC_OUT	O	系统振荡器输出
MCO1	O	外部器件的输出时钟 1
MCO2	O	外部器件的输出时钟 2
I2S_CKIN	I	数字音频接口的外部内核时钟输入: SPI/I2S、SAI 和 DFSDM
ETH_MII_TX_CLK	I	以太网 MII 接口提供的外部 TX 时钟
ETH_MII_RX_CLK	I	以太网 MII 接口提供的外部 RX 时钟
ETH_RMII_REF_CLK	I	以太网 RMII 接口提供的外部参考时钟
USB_PHY1	I	外部 USB PHY 提供的 USB 时钟输入
USB_PHY2	I	外部 USB PHY 提供的 USB 时钟输入

RCC 会与产品的所有组件交换大量内部信号, 因此, 表 43 仅给出了最重要的几个内部信号。

表 44. RCC 内部输入/输出信号

新信号名称	信号类型	说明
rcc_it	O	通用中断请求线。
rcc_hsecss_it	O	HSE 时钟安全故障中断。
rcc_lsecss_it	O	LSE 时钟安全故障中断。
rcc_ckfail_evt	O	指示检测到 HSE 时钟安全故障的事件。该信号连接到定时器。
nreset	I/O	系统复位。
iwdg1_out_rst	I	由 IWDG1 驱动的复位线, 指示已发生超时。
wwdg1_out_rst	I	由 WWDG1 驱动的复位线, 指示已发生超时。
pwr_bor_rst	I	由 PWR 模块生成的欠压复位信号。
pwr_por_rst	I	由 PWR 模块生成的上电复位信号。
pwr_vsw_rst	I	由 PWR 模块生成的 VSW 域上电复位信号。
rcc_perx_rst	O	RCC 针对外设生成的复位信号。
pwr_d[3:1]_wkup	I	由 PWR 生成的唤醒域请求。通常用于在域退出 DStop 模式时恢复该域的时钟。
rcc_pwd_d[3:1]_req	O	由 RCC 生成的低功耗请求。通常用于在域处于 DStop 模式时让 PWR 将域置于低功耗模式。
pwr_hold_ctrl	I	由 PWR 生成的信号, 用于在退出系统停止模式时将处理器置于 CStop 模式。
c_sleep	I	由 CPU 生成的信号, 用于指示 CPU 是处于 CRun、CSleep 还是 CStop 模式。
c_deepsleep	I	

表 44. RCC 内部输入/输出信号（续）

新信号名称	信号类型	说明
perx_ker_ckreq	I	由某些外设生成的信号，用于请求激活其内核时钟。
rcc_perx_ker_ck	O	由 RCC 针对某些外设生成的内核时钟信号。
rcc_perx_bus_ck	O	由 RCC 针对外设生成的总线接口时钟信号。
rcc_bus_ck	O	由 RCC 生成的 APB 桥时钟 (rcc_apb_ck)、AHB 桥时钟 (rcc_ahb_ck) 和 AXI 桥时钟 (rcc_axi_ck)。
rcc_c_ck	O	由 RCC 生成的 CPU 时钟。
rcc_fclk_c	O	

8.4 RCC 复位模块功能说明

- 复位信号源有以下几种：
- 外部器件（通过 NRST 引脚）
 - V_{DD} 电源电压故障
 - 看门狗超时
 - 软件命令
- 复位范围取决于复位信号源。共有三种复位类型：
- 上电/掉电复位
 - 系统复位
 - 本地复位

8.4.1 上电/掉电复位

上电/掉电复位 (**pwr_por_rst**) 由电源控制器模块 (PWR) 生成。它在输入电压 (V_{DD}) 低于阈值电压时激活。此为最完整的复位，因为其可将除备份域外的整个电路复位。上电/掉电复位功能可通过 PDR_ON 引脚禁用（请参见第 6.5 节：电源监控）。

有关详细信息，请参见表 45：复位分配汇总。

8.4.2 系统复位

系统复位 (**nreset**) 可将所有寄存器均复位为其默认值, 但 **RCC_RSR** (或 **RCC_C1_RSR**) 寄存器中的复位状态标志、调试功能、Flash 和备份域寄存器除外。

系统复位信号源有以下几种:


- 通过 **NRST** 引脚复位 (外部复位)
- 通过上电/掉电复位模块 (**pwr_por_rst**) 复位
- 通过欠压复位模块 (**pwr_bor_rst**) 复位
有关 BOR 功能的详细说明, 请参见 [第 6.5.2 节: 欠压复位 \(BOR\)](#)。
- 通过独立看门狗 (**iwdg1_out_rst**) 复位
- 通过 Cortex®-M7 内核实现软件复位
此复位由 Cortex®-M7 内核发出的 **SYSRESETREQ** 信号生成。在本文档中, 该信号还被称为 **SFTRESET**。
- 通过窗口看门狗复位, 具体取决于 **WWDG** 配置 (**wwdg1_out_rst**)
- 通过低功耗模式安全复位实现复位, 具体取决于选项字节配置 (**lpwr[2:1]_rst**)

注: 要对器件进行软件复位, 必须将 Cortex®-M7 应用中中断和复位控制寄存器中的 **SYSRESETREQ** 位置 1。更多详细信息, 请参见带 FPU 的 Cortex®-M7 技术参考手册 (请访问 <http://infocenter.arm.com>)。

如图 35 所示, 某些内部复位源 (例如 **pwr_por_rst**、**pwr_bor_rst**、**iwdg1_out_rst**) 可执行电路的系统复位, 这也会传播到 **NRST** 引脚以复位其连接的外部器件。脉冲发生器可确保每个内部复位源的复位脉冲都至少持续 20 μ s。对于外部复位, 在 **NRST** 引脚处于低电平时产生复位脉冲。

注: 不建议使 **NRST** 引脚处于未连接状态。如果未使用该引脚, 则可通过一个容值介于 10 nF 到 100 nF 之间的电容 (图 35 中的 **C_R**) 将其接地。

图 35. 系统复位电路



8.4.3 本地复位

CPU 复位

CPU 可通过 [RCC AHB3 复位寄存器 \(RCC_AHB3RSTR\)](#) 中的 CPURST 位自行复位。

域复位

某些复位还取决于域状态。例如，如果 D1 域退出 DStandby 模式，则将发生复位 (d1_rst)。该机制对于 D2 同样适用。

系统退出待机模式时，将发生 **stby_rst** 复位。只要内部稳压器提供的 V_{CORE} 电压无效，**stby_rst** 信号就会生成针对整个 V_{CORE} 域的复位信号。

[表 45](#) 给出了复位源及其适用范围的详细说明。

表 45. 复位分配汇总

复位源	复位名称	D1 CPU	D1 互连	D1 外设	D1 调试	WWDG1	D2 互连	D2 外设	D3 外设	IWDG1	闪存	RTC 域	备份 RAM	系统电源	NRST 引脚	注释
引脚	NRST	x	x	x	-	x	x	x	x	x	-	-	-	-	x	– 复位 D1 和 D2 域及其所有外设 – 复位 D3 域外设 – 复位 V_{DD} 域：IWDG1、LDO... – 不复位调试功能、Flash、RTC 和备份 RAM
PWR	pwr_bor_rst	x	x	x	-	x	x	x	x	x	-	-	-	-	x	– 与引脚复位相同。也会使能相应引脚。
	pwr_por_rst	x	x	x	x	x	x	x	x	x	x	-	-	x	x	– 与 pwr_bor_rst 复位相同，另外：还会复位 Flash 数字块（包括选项字节加载）。复位调试块
	lpwr_rst	x	x	x	-	x	x	x	x	x	-	-	-	-	x	– 低功耗模式安全复位的适用范围与 pwr_por_rst 相同。有关更多信息，请参见 第 8.4.5 节：低功耗模式安全复位 (lpwr_rst)。

表 45. 复位分配汇总 (续)

复位源	复位名称	D1 CPU	D1 互连	D1 外设	D1 调试	WWDG1	D2 互连	D2 外设	D3 外设	IWDG1	闪存	RTC 域	备份 RAM	系统电源	NRST 引脚	注释
RCC	BDRST	-	-	-	-	-	-	-	-	-	-	x	-	-	-	- 备份域复位可由软件触发。有关更多信息，请参见第 8.4.6 节：备份域复位。
	d1_rst	x	x	x	x	x	-	-	-	-	-	-	-	-	-	- 在 D1 域退出 DStandby 模式时复位该域及其所有外设。
	d2_rst	-	-	-	-	-	x	x	-	-	-	-	-	-	-	- 在 D2 域退出 DStandby 模式时复位该域及其所有外设。
	stby_rst	x	x	x	x	x	x	x	x	-	-	-	-	-	-	- 当器件退出待机模式时，只要 V _{CORE} 电压无效，就会对整个 V _{CORE} 域执行复位。V _{CORE} 由内部稳压器提供。不触发 NRST 信号。
	CPURST	x	-	-	-	x	-	-	-	-	-	-	-	-	-	- 该复位由软件通过 RCC AHB3 复位寄存器 (RCC_AHB3RSTR) 中的位生成。 - 复位 CPU 和 WWDG1 模块。
CPU	SFTRESET	x	x	x	-	x	x	x	x	x	-	-	-	-	x	- 该复位在写入 Cortex [®] -M7 内核的 AIRCR 寄存器中的 SYSRESETREQ 位时由软件生成。 - 适用范围与 pwr_bor_rst 复位相同。
备份域	pwr_vsw_rst	-	-	-	-	-	-	-	-	-	-	x	-	-	-	- 该复位在 V _{SW} 电源电压超出工作范围时由备份域生成。
IWDG1	iwdg1_out_rst	x	x	x	-	x	x	x	x	x	-	-	-	-	x	- 与 pwr_bor_rst 复位相同。
WWDG1	wwdg1_out_rst	x	x	x	-	x	x	x	x	x	-	-	-	-	x	- 与 pwr_bor_rst 复位相同。

8.4.4 复位源标识

CPU 可通过检查 RCC_RSR (或 RCC_C1_RSR) 寄存器中的复位标志来识别复位源。

CPU 可通过将 RMVF 位置 1 来复位标志。

表 46 给出了不同复位源条件下 RCC_RSR (或 RCC_C1_RSR) 寄存器状态位的值。例如，发生 IWDG1 超时时 (第 10 行)，如果 CPU 正在启动阶段读取 RCC_RSR (或 RCC_C1_RSR) 寄存器，则 PINRSTF 和 IWDG1RSTF 位都会置 1，以指示 IWDG1 也生成了一个引脚复位信号。

表 46. 复位源标识 (RCC_RSR)⁽¹⁾

#	生成复位的条件	LPWRRSTF	WWDG1RSTF	IWDG1RSTF	SFTRSTF	PORRSTF	PINRSTF:	BORRSTF	D2RSTF	D1RSTF	CPURSTF
1	上电复位 (pwr_por_rst)	0	0	0	0	1	1	1	1	1	1
2	引脚复位 (NRST)	0	0	0	0	0	1	0	0	0	1
3	欠压复位 (pwr_bor_rst)	0	0	0	0	0	1	1	0	0	1
4	CPU 生成的系统复位 (SFTRESET)	0	0	0	1	0	1	0	0	0	1
5	CPU 复位 (CPURST)	0	0	0	0	0	0	0	0	0	1
6	WWDG1 复位 (wwdg1_out_rst)	0	1	0	0	0	1	0	0	0	1
8	IWDG1 复位 (iwdg1_out_rst)	0	0	1	0	0	1	0	0	0	1
10	D1 退出 DStandby 模式	0	0	0	0	0	0	0	0	1	0
11	D2 退出 DStandby 模式	0	0	0	0	0	0	0	1	0	0
12	D1 错误地进入 DStandby 模式或 CPU 错误地进入 CStop 模式	1	0	0	0	0	1	0	0	0	1

1. 灰色单元格突出显示了置 1 的寄存器位。

8.4.5 低功耗模式安全复位 (lpwr_rst)

为了防止关键应用错误地进入低功耗模式，提供了两种低功耗模式安全复位。通过 nRST_STOP_D1 选项字节使能时，如果满足以下条件则会生成系统复位：

- CPU 意外进入 CStop 模式
可通过复位 nRST_STOP_D1 用户选项字节来使能此类复位。在这种情况下，只要成功执行 CPU 进入 CStop 模式序列，就会生成系统复位。
- D1 域意外进入 DStandby 模式
可通过复位 nRST_STDBY_D1 用户选项字节来使能此类复位。在这种情况下，只要成功执行 D1 域进入 DStandby 模式序列，就会生成系统复位。

RCC 复位状态寄存器 (RCC_RSR) 中的 LPWRRSTF 位指示发生了低功耗模式安全复位（请参见表 46 的第 12 行）。

发生因 D1 或 CPU 导致的低功耗模式安全复位时，将激活 lpwr_rst。

有关更多信息，请参见第 3.3.11 节：FLASH 选项字节。

8.4.6 备份域复位

只要发生以下事件之一，就会产生备份域复位：

- 软件复位，通过将 [RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 中的 BDRST 位置 1 触发。所有 RTC 寄存器和 RCC_BDCR 寄存器均复位为默认值。备份 RAM 不受影响。
- V_{SW} 电压超出工作范围。所有 RTC 寄存器和 RCC_BDCR 寄存器均复位为默认值。在这种情况下，备份 RAM 的内容不再有效。

备份 RAM 有两种复位方式：

- 通过 Flash 接口请求将保护级别从 1 更改为 0 的方式
- 发生入侵事件时。

有关详细信息，请参见 PWR 模块的 [第 6.4.4 节：备份域](#) 部分。

8.4.7 上电和唤醒序列

有关详细时序图，请参见 PWR 部分的 [第 6.4.1 节：系统电源启动](#)。

从产品退出低功耗模式到 CPU 能执行代码的时间间隔取决于系统状态及其配置。[图 36](#) 所示为最常见的示例。

上电唤醒序列

[图 36](#) 所示的上电唤醒序列给出了上电序列的几个最重要阶段。由于电路未通电，因此这是最长的序列。请注意，无论是否存在 V_{BAT} ，该序列都保持不变。

通过引脚复位启动

发生引脚复位时，仍存在 V_{DD} 。因此：

- 参考电压已稳定，稳压器稳定时间变短。
- 如果在发生 NRST 时未使能 HSI，则可能需要 HSI 重启延时，否则会跳过此重启延时阶段。
- 如果在发生 NRST 时使能了 Flash，则还会跳过 Flash 供电恢复延时。

注： *pwr_bor_rst*、*lpwr_rst*、*STFxRESET*、*iwdg1_out_rst* 和 *wwdg1_out_rst* ($WW1RSC = '1'$ 时) 的启动序列与此类似。

从系统待机模式启动

从系统待机模式唤醒时， V_{DD} 并不移除，因此参考电压保持稳定。因此，稳压器稳定时间较短。由于不存在 V_{CORE} ，因此不能跳过 HSI、Flash 供电恢复和选项字节重载的重启延时。

通过系统停止模式重启

- 从系统停止模式重启时，仍存在 V_{DD}。因此，该序列主要包括两步：
- 1. 为达到 VOS3（默认电压）而需要的稳压器稳定时间。
 - 2. HSI/CSI 重启延时。如果 **RCC 源控制寄存器 (RCC_CR)** 中的 HSIKERON 或 CSIKERON 位置“1”，则可跳过该步。


从域 DStandby 模式启动

- 域从域 DStandby 模式启动的序列主要包括两步：
- 1. 电源开关稳定时间（稳压器已激活）。
 - 2. Flash 恢复供电。

从域 DStop 模式重启

域从域 DStop 模式重启的序列主要包括 RCC、EXTI 和 PWR 模块之间的握手。

图 36. 启动序列与系统状态



8.5 RCC 时钟模块功能说明

RCC 有多种时钟发生器可供选择：

- HSI（高速内部振荡器）时钟：~ 8 MHz、16 MHz、32 MHz 或 64 MHz
- HSE（高速外部振荡器）时钟：4 MHz 到 48 MHz
- LSE（低速外部振荡器）时钟：32 kHz
- LSI（低速内部振荡器）时钟：~ 32 kHz
- CSI（低功耗内部振荡器）时钟：~ 4 MHz
- HSI48（高速 48 MHz 内部振荡器）时钟：~48 MHz

该模块使得应用能够极其灵活地为 CPU 和外设（尤其是需要特定时钟的外设，例如，以太网、USB OTG-FS 和 HS、SPI/I2S、SAI 以及 SDMMC）选择合适的时钟。

为优化功耗，每个时钟源都可单独打开或关闭。

RCC 提供多达 3 个 PLL，每个 PLL 均可采用整数或小数分频比配置。


如 [图 37](#) 所示，RCC 具有 2 个时钟输出（MCO1 和 MCO2），可非常灵活地进行时钟选择和频率调节。

SCGU 模块（系统时钟生成单元）包含多个预分频器，用于配置 CPU 和总线矩阵的时钟频率。

PKSU 模块（外设内核时钟选择单元）配有多个动态开关，支持丰富的外设内核时钟分配选项。

PKEU（外设内核时钟使能单元）和 SCEU（系统时钟使能单元）模块分别用于执行外设内核时钟门控和总线接口/内核/总线矩阵时钟门控。

图 37. 顶级时钟树



8.5.1 时钟命名约定

RCC 为整个电路提供时钟。为避免误解，本文档使用以下术语：

- 外设时钟**
 外设时钟是指 RCC 为外设提供的时钟。具体包括两类时钟：
 - 总线接口时钟
 - 内核时钟
 外设从 RCC 接收总线接口时钟以访问其寄存器，从而控制外设操作。该时钟通常为 AHB、APB 或 AXI 时钟，具体取决于外设所连接的总线。某些外设仅需一个总线接口时钟（例如，RNG、TIMx）。
 而某些外设还需要一个专用时钟来处理接口功能。该时钟被称为“内核时钟”。例如，SAI 等外设必须精确生成特定的主时钟频率，这需要专用的内核时钟频率。将总线接口时钟与特定接口需求相分离的另一个优势是，可在不重新编程外设的情况下更改总线时钟。
- CPU 时钟**
 CPU 时钟是指提供给 CPU 的时钟。其源自系统时钟 (sys_ck)。
- 总线矩阵时钟**
 总线矩阵时钟是指提供给不同桥（APB、AHB 或 AXI）的时钟。这些时钟源自系统时钟 (sys_ck)。


8.5.2 振荡器说明

HSE 振荡器

HSE 模块可通过两种可能的时钟源来生成时钟：

- 外部晶振/陶瓷谐振器
- 外部时钟源

图 38. HSE/LSE 时钟源



外部时钟源 (HSE 旁路)

在此模式下，必须为 OSC_IN 引脚提供外部时钟源。通过将 [RCC 源控制寄存器 \(RCC_CR\)](#) 的 HSEBYP 和 HSEON 位置 1 来选择此模式。必须使用占空比约为 50% 的外部时钟源（方波、正弦波或三角波）来驱动 OSC_IN 引脚，同时 OSC_OUT 引脚应保持为 HI-Z（请参见 [图 38](#)）。

外部晶振/陶瓷谐振器

通过将 HSEBYP 位设为“0”并将 HSEON 位置“1”来使能该振荡器。

如果产品需要非常精确的高速时钟，可使用 HSE。

相关硬件配置如 [图 38](#) 所示：谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。负载电容值必须根据所选晶振或陶瓷谐振器的不同做适当调整。有关详细信息，请参见数据手册的电气特性部分。

[RCC 源控制寄存器 \(RCC_CR\)](#) 的 HSERDY 标志指示 HSE 振荡器是否稳定。在启动时，硬件将此位置 1 后，hse_ck 时钟才可以使用。如在 [RCC 时钟源中断使能寄存器 \(RCC_CIER\)](#) 中使能中断，则可产生中断。

HSE 可通过 HSEON 位打开和关闭。请注意，如果满足以下两个条件之一，则不能关闭 HSE：

- HSE 直接（通过软件复用）用作系统时钟。
- 在使能并选择 PLL1 来提供系统时钟的情况下，将 HSE 选作 PLL1 的参考时钟（通过软件复用）。

此时，硬件不允许将 HSEON 位设为“0”。

系统进入停止或待机模式时，HSE 会自动由硬件禁止（更多详细信息，请参见 [第 8.5.7 节：在停止和待机模式下处理时钟发生器](#)）。

此外，HSE 时钟可被驱动到 MCO1 和 MCO2 输出，以及用作其他应用组件的时钟源。

LSE 振荡器

LSE 模块可通过两种可能的时钟源来生成时钟：

- 外部晶振/陶瓷谐振器
- 外部用户时钟

外部时钟源 (LSE 旁路)

在此模式下，必须为 OSC32_IN 引脚提供外部时钟源。输入时钟的最高频率不超过 1 MHz。通过将 [RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 的 LSEBYP 和 LSEON 位置“1”来选择此模式。必须使用占空比约为 50% 的外部时钟信号（方波、正弦波或三角波）来驱动 OSC32_IN 引脚，同时 OSC32_OUT 引脚应保持为高阻态 (Hi-Z)。请参见 [图 38](#)。

外部晶振/陶瓷谐振器 (LSE 晶振)

LSE 时钟由 32.768 kHz 晶振或陶瓷谐振器生成。可作为实时时钟 (RTC) 的时钟源来提供时钟/日历或其他定时功能，具有功耗低且精度高的优点。

[RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 的 LSERDY 标志指示 LSE 晶振是否稳定。在启动时，硬件将此位置 1 后，LSE 晶振输出时钟信号才可以使用。如在 [RCC 时钟源中断使能寄存器 \(RCC_CIER\)](#) 中使能中断，则可产生中断。

LSE 振荡器通过 LSEON 位打开和关闭。系统进入停止或待机模式时，LSE 保持使能状态。

此外，LSE 时钟可被驱动到 MCO1 输出，以及用作其他应用组件的时钟源。

LSE 还具有可编程驱动功能 (LSEDRV[1:0])，可用于调节放大器驱动能力。可动态将驱动能力从高驱动改为中高驱动，然后再改为中低驱动。

HSI 振荡器

HSI 模块为产品提供默认时钟。

HSI 为高速内部 RC 振荡器，其可直接用作系统时钟、外设时钟或 PLL 输入。应用可使用预分频器来选择 8 MHz、16 MHz、32 MHz 或 64 MHz 的 HSI 输出频率。此预分频器受 HSIDIV 控制。

HSI 的优势如下：

- 无需外部晶振，因此时钟源成本较低
- 与 HSE 相比，启动时间更短（几微秒）

但即使经过频率校准后，HSI 频率也不如外部晶振或陶瓷谐振器的频率精度高。

HSI 可通过 HSION 位打开和关闭。请注意，如果满足以下两个条件之一，则不能关闭 HSI：

- HSI 直接（通过软件复用）用作系统时钟。
- 在使能并选择 PLL1 来提供系统时钟的情况下，将 HSI 选作 PLL1 的参考时钟（通过软件复用）。

此时，硬件不允许将 HSION 位设为“0”。

请注意，如果将 HSI 选作至少一个已使能 PLL（PLLxON 位置“1”）的参考时钟，则不能更改 HSIDIV。此时，硬件不使用新值更新 HSIDIV。不过，如果将 HSI 直接用作系统时钟，则可更改 HSIDIV。

HSIRDY 标志指示 HSI 是否稳定。在启动时，硬件将此位置 1 后，HSI 输出时钟才可以使用。

HSI 时钟还可作为备份源（辅助时钟）使用，以防 HSE 发生故障（请参见 [HSE 上的 CSS](#) 一节）。系统进入停止模式时，是否禁止 HSI 均可，更多详细信息请参见 [第 8.5.7 节：在停止和待机模式下处理时钟发生器](#)。

此外，HSI 时钟可被驱动到 MCO1 输出，以及用作其他应用组件的时钟源。

将 HSI 用作通信外设的内核时钟时必须谨慎，应用必须考虑以下参数：

- 从外设生成内核时钟请求到时钟实际可用的时间间隔，
- 频率精度。

注：系统处于停止模式时，HSI 可保持使能状态（更多相关信息，请参见 [第 8.5.7 节](#)）。

HSION、HSIRDY 和 HSIDIV 位在 [RCC 源控制寄存器 \(RCC_CR\)](#) 中。

HSI 校准

因为生产工艺不同，不同芯片的 RC 振荡器频率也不同。因此意法半导体会对每个器件进行出厂校准，以满足 ACC_{HSI} 精度要求（更多相关信息，请参见产品数据手册）。

上电复位后，工厂校准值将加载到 HSICAL[11:0] 位中。

如果应用受到电压或温度变化影响，则这可能也会影响到 RC 振荡器的频率。用户应用可使用 HSITRIM[5:0] 位对 HSI 频率进行微调。

注：HSICAL[11:0] 和 HSITRIM[5:0] 位在 [RCC 内部时钟源校准寄存器 \(RCC_ICSCR\)](#) 中。

CSI 振荡器

CSI 为低功耗 RC 振荡器，其可直接用作系统时钟、外设时钟或 PLL 输入。

CSI 的优势如下：

- 无需外部晶振，因此时钟源成本较低
- 与 HSE 相比，启动时间更短（几微秒）
- 极低功耗

CSI 提供的时钟频率为 4 MHz 左右，而 HSI 能提供高达 64 MHz 的时钟。

即使经过频率校准后，CSI 频率也不如外部晶振或陶瓷谐振器的频率精度高。

CSI 可通过 CSION 位打开和关闭。CSIRDY 标志指示 CSI 是否稳定。在启动时，硬件将此位置 1 后，CSI 输出时钟才可以使用。

如果满足以下两个条件之一，则不能关闭 CSI：

- CSI 直接（通过软件复用）用作系统时钟
- 在使能并选择 PLL1 来提供系统时钟的情况下，将 CSI 选作 PLL1 的参考时钟（通过软件复用）。

此时，硬件不允许将 CSION 位设为“0”。

系统进入停止模式时，是否禁止 CSI 均可（更多详细信息，请参见 [第 8.5.7 节：在停止和待机模式下处理时钟发生器](#)）。

此外，CSI 时钟可被驱动到 MCO2 输出，以及用作其他应用组件的时钟源。

虽然 CSI 的稳定时间要比 HSI 的稳定时间短，但是将 CSI 用作通信外设的内核时钟时必须谨慎，应用必须考虑以下参数：

- 从外设生成内核时钟请求到时钟实际可用的时间间隔，
- 频率精度。

注：CSION 和 CSIRDY 位在 [RCC 源控制寄存器 \(RCC_CR\)](#) 中。

CSI 校准

因为生产工艺不同，不同芯片的 RC 振荡器频率也不同，因此意法半导体会对每个器件进行出厂校准，以满足 ACC_{CSI} 精度要求（更多相关信息，请参见产品数据手册）。

复位后，工厂校准值将加载到 CSICAL[7:0] 位中。

如果应用受到电压或温度变化影响，则这可能也会影响到 RC 振荡器的频率。用户应用可使用 CSITRIM[4:0] 位对 CSI 频率进行微调。

注：CSICAL[7:0] 和 CSITRIM[4:0] 位在 [RCC 内部时钟源校准寄存器 \(RCC_ICSCR\)](#) 中。

HSI48 振荡器

HSI48 是一款 RC 振荡器，其提供的 48 MHz 时钟可直接用作某些外设的内核时钟。

HSI48 振荡器主要用于通过特殊时钟恢复系统 (CRS) 电路为 USB 外设提供高精度时钟，该电路可使用 USB SOF 信号、LSE 或外部信号以精细粒度实时自动调整振荡器频率。

系统进入停止或待机模式后，HSI48 振荡器会立即被禁止。如果未使用 CRS，则该振荡器将自由运行，并因此受到生产工艺差异的影响。因此意法半导体会对每个器件进行出厂校准，以满足 ACC_{HSI48} 精度要求（更多相关信息，请参见产品数据手册）。

有关如何配置和使用 CRS 的更多详细信息，请参见 [第 9 节：时钟恢复系统 \(CRS\)](#)。

HSI48RDY 标志指示 HSI48 振荡器是否稳定。在启动时，硬件将此位置 1 后，HSI48 输出时钟才可以使用。

HSI48 可通过 HSI48ON 位打开和关闭。

HSI48 时钟还可被驱动到 MCO1 复用器，以及用作其他应用组件的时钟源。

注： HSI48ON 和 HSI48RDY 位在 [RCC 源控制寄存器 \(RCC_CR\)](#) 中。

LSI 振荡器

系统处于停止或待机模式时，LSI 可作为低功耗时钟源保持运行，供独立看门狗 (IWDG) 和自动唤醒单元 (AWU) 使用。时钟频率在 32 kHz 左右。有关详细信息，请参见数据手册的电气特性部分。

LSI 可通过 LSION 位打开和关闭。LSIRDY 标志指示 LSI 振荡器是否稳定。如果独立看门狗已通过硬件或软件启动，则 LSI 将强制打开且不可禁止。

系统进入停止或待机模式时，LSI 保持使能状态（更多详细信息，请参见 [第 8.5.7 节：在停止和待机模式下处理时钟发生器](#)）。

LSI 启动时，硬件将 LSIRDY 位置 1 后，才会提供相应时钟。如在 [RCC 时钟源中断使能寄存器 \(RCC_CIER\)](#) 中使能中断，则可产生中断。

此外，LSI 时钟可被驱动到 MCO2 输出，以及用作其他应用组件的时钟源。

注： LSION 和 LSIRDY 位在 [RCC 时钟控制和状态寄存器 \(RCC_CSR\)](#) 中。

8.5.3 时钟安全系统 (CSS)

HSE 上的 CSS

时钟安全系统可由软件通过 HSECSSON 位使能。即使将 HSEON 设为“0”，也仍可使能 HSECSSON 位。

在 HSE 已使能并就绪且 HSECSSON 置“1”时，HSE 上的 CSS 将由硬件使能。

HSE 禁止时，将禁止 HSE 上的 CSS。因此当系统处于停止模式时，该功能不起作用。

不能由软件直接将 HSECSSON 位清零。

发生系统复位或系统进入待机模式时，由硬件将 HSECSSON 位清零（请参见 [第 8.4.2 节：系统复位](#)）。

如果检测到 HSE 时钟故障，则系统会自动切换到 HSI 以提供安全时钟。HSE 随后将自动禁止，一个时钟故障事件将发送到高级控制定时器（TIM1、TIM8、TIM15、TIM16 和 TIM17）的断路输入，并且同时还将生成一个中断来向软件通知此故障（CSS 中断： *rcc_hsecss_it*），从而可使 MCU 能够执行救援操作。如果在发生故障时已将 HSE 输出用作 PLL 的时钟源，则还会禁止 PLL。

如果在使能 CSS 时发生 HSE 时钟故障，则 CSS 会生成一个中断，这会导致自动生成 NMI。*RCC 时钟源中断标志寄存器 (RCC_CIFR)* 中的 HSECSSF 标志置“1”，以允许应用识别故障源。NMI 程序将无限期执行，除非将 HSECSSF 位清零。因此，应用程序必须通过将 *RCC 时钟源中断清零寄存器 (RCC_CICR)* 中的 HSECSSC 位置 1 来清零 NMI ISR 中的 HSECSSF 标志。

LSE 上的 CSS

可由软件通过对 *RCC 备份域控制寄存器 (RCC_BDCR)* 中的 LSECSSON 位进行编程，来使能 LSE 振荡器上的时钟安全系统。

只有在满足以下条件时，该位才能由硬件禁止：

- 在 pwr_vsw_rst (V_{SW} 软件复位) 后
- 或在检测到 LSE 故障后。

LSE 使能（LSEON 位由软件置 1）并就绪（LSERDY 位由硬件置 1）后，以及通过 RTCSEL 位选择 RTC 时钟后，必须写入 LSECSSON 位。

LSE 上的 CSS 适用于除 VBAT 外的所有模式（运行、停止和待机）。

如果检测到 LSE 故障，则不会再向 RTC 提供 LSE 时钟，但 RTCSEL、LSECSSON 和 LSEON 位的值不会由硬件更改。

在待机模式下，会产生唤醒。在其他模式下，可发送中断 (*rcc_lsecss_it*) 来唤醒软件。软件随后必须禁止 LSECSSON 位并停止故障 LSE（将 LSEON 位清零），且可通过 RTCSEL 位更改 RTC 时钟源（无时钟、LSI 或 HSE），或者采取任何必要措施来确保应用的安全。

8.5.4 时钟输出生成 (MCO1/MCO2)

此微控制器有两个时钟输出 (MCO) 引脚可供使用，分别为 MCO1 和 MCO2。可以为每个输出选择一个时钟源。所选时钟可通过可配置的预分频器进行分频（有关信号选择的更多信息，请参见图 37）。

MCO1 和 MCO2 输出通过 *RCC 时钟配置寄存器 (RCC_CFGR)* 中的 MCO1PRE[3:0]、MCO1[2:0]、MCO2PRE[3:0] 和 MCO2[2:0] 进行控制。

GPIO 端口对应于各个 MCO 引脚，必须在复用功能模式下进行编程。

为 MCO 输出提供的时钟不能超出最大引脚速度（有关支持的引脚速度的信息，请参见产品数据手册）。

8.5.5 PLL 描述


RCC 具有三个 PLL：

- 一个主 PLL (PLL1)，通常用于为 CPU 和某些外设提供时钟。
- 两个专用 PLL (PLL2 和 PLL3)，用于为外设生成内核时钟。

集成在 RCC 中的 PLL 完全独立。它们具有以下特性：

- 两个嵌入式 VCO：
 - 一个宽范围 VCO (VCOH)
 - 一个低频 VCO (VCOL)
- 输入频率范围：
 - 1 MHz 到 2 MHz (使用 VCOL 时)
 - 2 MHz 到 16 MHz (使用 VCOH 时)
- 能够工作在整数或小数模式下
- 13 位 Sigma-Delta 调制器，能够对 VCO 频率进行 11 档微调 (误差最高 0.3 ppm)。
- Sigma-Delta 调制器可实时更新，不会在 PLL 输出端产生频率过冲。
- 每个 PLL 均可通过后分频器提供 3 种输出

图 39. PLL 框图



PLL 通过 RCC_PLLxDIVR、RCC_PLLxFRACR、RCC_PLLCFGR 和 RCC_CR 寄存器进行控制。

为 PLL 提供的参考时钟的频率 (refx_ck) 必须介于 1 MHz 到 16 MHz 范围内。为满足此条件，用户应用必须正确编程 [RCC PLL 时钟源选择寄存器 \(RCC_PLLCKSELR\)](#) 的 DIVMx 分频器。此外，必须根据参考输入频率设置 [RCC PLL 配置寄存器 \(RCC_PLLCFGR\)](#) 字段的 PLLxRGE，以确保 PLL 达到最佳性能。

用户应用随后可配置合适的 VCO：如果参考时钟的频率低于或等于 2 MHz，则必须选择 VCOL，否则必须选择 VCOH。要降低功耗，建议将 VCO 输出配置为最低频率。

必须对 DIVNx 后分频器进行编程，以使 VCO 输出达到预期频率。此外，必须满足 VCO 输出范围。

将 SH_REG (FRACNx 影子寄存器) 的值设为 “0” 时, PLL 工作在整数模式下。PLLxFRACEN 位从 “0” 变为 “1” 时, 用 FRACNx 值更新 SH_REG。Sigma-Delta 调制器采用专门设计, 可最大程度地降低抖动影响, 同时实现非常小的频率阶跃。

可通过将 PLLxON 置 “1” 使能 PLL。位 PLLxRDY 指示 PLL 已就绪 (即, 已锁定)。

注: 在使能 PLL 之前, 请确保为 PLL 提供的参考频率 (refx_ck) 稳定, 以使硬件在 PLLx 开启时不允许更改 DIVMx, 以及在其中的一个 PLL 开启时无法更改 PLLSRC。

如果当前使用 PLL1 提供系统时钟, 则硬件可防止向 PLL1ON 写入 “0”。此外, 时钟发生器还具备其他硬件保护 (请参见 [HSE 振荡器](#)、[HSI 振荡器](#) 和 [CSI 振荡器](#) 部分)。

使能 PLL 后不能更改以下 PLL 参数: DIVNx、PLLxRGE、PLLxVCOSEL、DIVPx、DIVQx、DIVRx、DIVPxEN、DIVQxEN 和 DIVRxEN。

为确保 PLL 达到最佳性能, 如果未使用其中的一个后分频器 (DIVP、DIVQ 或 DIVR), 则应用程序应将使能位 (DIVyEN) 置 1 以及将相应的后分频器位 (DIVP、DIVQ 或 DIVR) 设为 “0”。

如果未遵循上述规则, 则无法保证 PLL 输出频率。

输出频率计算

在整数模式 (SH_REG = “0”) 下配置 PLL 时, VCO 频率 (F_{VCO}) 通过以下表达式进行计算:

$$F_{VCO} = F_{REF_CK} \times DIVN$$

$$F_{PLL_y_CK} = (F_{VCO} / (DIVy + 1)), \text{ 其中 } y = P、Q \text{ 或 } R$$

在小数模式 (SH_REG 不为 “0”) 下配置 PLL 时, 在使能 PLL 之前必须先初始化 DIVN 分频器。不过, 可实时更改 FRACNx 值, 而不会干扰 PLL 输出。

可使用该功能基于精度较高的晶振值生成特定频率, 或实时微调频率。

对于每个 PLL, VCO 频率均通过以下公式进行计算:

$$F_{VCO} = F_{ref_ck} \times \left(DIVN + \frac{FRACN}{2^{(13)}} \right)$$

注: 对于 PLL1, DIVP 只能使用奇数值。

在以下情况下, PLL 将由硬件禁止:

- 系统进入停止或待机模式。
- 将 HSE 或 PLL (由 HSE 提供时钟) 用作系统时钟时发生 HSE 故障。


PLL 初始化阶段

图 40 给出了整数和小数模式下推荐的 PLL 初始化序列。在初始化序列开始时，PLLx 应处于禁止状态：

1. 根据所需频率初始化 PLL 寄存器。
 - 对于整数模式，将 **RCC PLL 配置寄存器 (RCC_PLLCFGR)** 的 PLLxFRACEN 设为 “0”。
 - 对于小数模式，将 FRACN 设为所需初始值 (FracInitValue)，然后将 PLLxFRACEN 置 “1”。
2. 将 PLLxON 位置 “1” 后，用户应用必须等待到 PLLxRDY 位置 “1”。如果 PLLx 处于小数模式，则只要 PLLxRDY = “0”，PLLxFRACEN 位就不能设回 “0”。
3. 将 PLLxRDY 位置 “1” 后，PLLx 即准备好进行使用。
4. 如果应用程序要实时调整 PLLx 频率（仅限小数模式），则：
 - a) PLLxFRACEN 必须设为 “0”，如果 PLLxFRACEN = “0”，则 Sigma-Delta 调制器仍使用锁存到 SH_REG 中的值。
 - b) 新值必须上传到 PLLxFRACR (FracValue(n)) 中。
 - c) PLLxFRACEN 必须置 “1”，以将 PLLxFRACR 的内容锁存到其影子寄存器中。

注：PLLxRDY 变为 “1” 时表示，PLLx 输出频率和目标值之差小于 $\pm 2\%$ 。

图 40. PLL 初始化流程图



8.5.6 系统时钟 (sys_ck)

系统时钟选择

系统复位后，会将 HSI 选作系统时钟，并且所有 PLL 均将关闭。当时钟源用于系统时钟时，软件无法通过 **xxxON** 位禁止所选时钟源。

当然，系统时钟可在系统进入停止或待机模式时由硬件停止。

系统处于运行状态时，用户应用可在以下 4 种时钟源中选择系统时钟 (**sys_ck**):

- HSE
- HSI
- CSI
- 或 pll1_p_ck

该功能通过编程 **RCC 时钟配置寄存器 (RCC_CFGR)** 进行控制。只有在目标时钟源已就绪时（时钟在启动延迟或 PLL 锁相后稳定时），才可从一个时钟源切换到另一个。如果选择尚未就绪的时钟源，则切换在该时钟源就绪时才会进行。

RCC 时钟配置寄存器 (RCC_CFGR) 的 **SWS** 状态位指示当前用作系统时钟的时钟。**RCC_CR** 寄存器中的其他状态位指示已就绪的时钟。

系统时钟生成


[图 41](#) 显示了 CPU 和总线的时钟分配的简化框图。框图中显示的所有分频器均可实时更改，且不会违反时序。如要根据应用需求调整总线频率并因此优化功耗，该功能是一种非常简单的解决方案。

可使用 **D1CPRE** 分频器调整 CPU 时钟。不过，这也会影响所有总线矩阵和 **HRTIM** 的时钟频率。

同样，可使用 **HPRE** 分频器调整 **D1** 域总线矩阵的时钟，但这也会影响 **D2** 和 **D3** 域总线矩阵的时钟频率。

大多数预分频器均通过 **RCC_D1CFGR**、**RCC_D2CFGR** 和 **RCC_D3CFGR** 寄存器进行控制。

图 41. 内核与总线时钟生成



该模块还为定时器（`rcc_timx_ker_ck` 和 `rcc_timy_ker_ck`）提供时钟。定时器时钟的频率取决于 APB 预分频器（对应于定时器所连的总线）和 TIMPRE 位。表 47 显示了如何选择定时器时钟频率。

表 47. 时钟定时器与 pclk 之比

D2PPRE1 ⁽¹⁾ D2PPRE2	TIMPRE ⁽²⁾		F _{rcc_tmx_ker_ck} F _{rcc_timy_ker_ck}	F _{rcc_pclk1} F _{rcc_pclk2}	注释
0xx	0	→	F _{rcc_hclk1}	F _{rcc_hclk1}	定时器时钟等效于总线时钟。
100	0	→	F _{rcc_hclk1}	F _{rcc_hclk1} / 2	定时器时钟频率是总线时钟频率的两倍。
101	0	→	F _{rcc_hclk1} / 2	F _{rcc_hclk1} / 4	
110	0	→	F _{rcc_hclk1} / 4	F _{rcc_hclk1} / 8	
111	0	→	F _{rcc_hclk1} / 8	F _{rcc_hclk1} / 16	

表 47. 时钟定时器与 pclk 之比 (续)

D2PPRE1 (1) D2PPRE2	TIMPRE (2)		F _{rcc_timx_ker_ck} F _{rcc_timy_ker_ck}	F _{rcc_pclk1} F _{rcc_pclk2}	注释
0xx	1	→	F _{rcc_hclk1}	F _{rcc_hclk1}	定时器时钟等效于总线时钟。
100	1	→	F _{rcc_hclk1}	F _{rcc_hclk1} / 2	定时器时钟频率是总线时钟频率的两倍。
101	1	→	F _{rcc_hclk1}	F _{rcc_hclk1} / 4	定时器时钟频率是总线时钟频率的 4 倍。
110	1	→	F _{rcc_hclk1} / 2	F _{rcc_hclk1} / 8	
111	1	→	F _{rcc_hclk1} / 4	F _{rcc_hclk1} / 16	

1. D2PPRE1 和 D2PPRE2 属于 [RCC 域 2 时钟配置寄存器 \(RCC_D2CFGR\)](#)。
2. TIMPRE 属于 [RCC 时钟配置寄存器 \(RCC_CFGR\)](#)。

8.5.7 在停止和待机模式下处理时钟发生器

当整个系统进入停止模式时，所有时钟（系统时钟和内核时钟）均停止，以下时钟源也会停止：

- CSI、HSI（取决于 HSIKERON 和 CSIKERON 位）
- HSE
- PLL1、PLL2 和 PLL3
- HSI48

除被设为“0”的 PLL1ON、PLL2ON、PLL3ON HSEON 和 HSI48ON 外，RCC 寄存器的内容未发生更改。

退出停止模式

微控制器通过唤醒事件使系统退出停止模式时，应用程序可选择将用于重启的振荡器（HSI 和/或 CSI）。STOPWUCK 位将振荡器选作系统时钟。STOPKERWUCK 位选择用作外设内核时钟的振荡器。如果在系统停止后，外设需要由非系统时钟振荡器来生成内核时钟，则 STOPKERWUCK 位十分有用。

所有这些位均属于 [RCC 时钟配置寄存器 \(RCC_CFGR\)](#)。表 48 给出了相应行为的详细说明。

表 48. STOPWUCK 和 STOPKERWUCK 说明

STOPWUCK	STOPKERWUCK		系统退出停止模式时 激活的振荡器	系统退出停止模式时分配的时钟	
				系统时钟	内核时钟
0	0	→	HSI	HSI	HSI
	1	→	HSI 和 CSI		HSI 和 /或 CSI
1	0	→		CSI	
	1	→	CSI		

停止模式期间

系统处于停止模式时，在以下两种特定情况下可使能 HSI 或 CSI：

- 专用外设请求内核时钟时：
在这种情况下，外设将接收到 HSI 或 CSI，具体取决于为该外设选择的内核时钟源（通过 PERxSRC）。
- 位 HSIKERON 或 CSIKERON 置 1 时：
在这种情况下，HSI 和 CSI 在停止模式期间保持运行，但会对输出进行门控。这样，在系统退出停止模式时或在外设请求内核时钟时，时钟将立即可用（有关详细信息，请参见表 49）。

HSIKERON 和 CSIKERON 位属于 **RCC 源控制寄存器 (RCC_CR)**。表 49 给出了相应行为的详细说明。

表 49. HSIKERON 和 CSIKERON 行为

HSIKERON (CSIKERON)		停止模式期间的 HSI (CSI) 状态	HSI (CSI) 稳定时间
0	→	关闭	$t_{su(HSI)} (t_{su(CSI)})^{(1)}$
1	→	正在运行且受门控	立即

1. $t_{su(HSI)}$ 和 $t_{su(CSI)}$ 为 HSI 和 CSI 振荡器的启动时间（有关这些参数值的信息，请参见产品数据手册）。

当微控制器使系统退出待机模式时，将 HSI 选作系统和内核时钟，除 RCC_RSR（或 RCC_C1_RSR）和 RCC_BDCR 寄存器外的 RCC 寄存器均复位为初始值。

另应注意，HSI 和 CSI 输出提供两条时钟路径（请参见图 37）：

- 一条路径用于系统时钟（**hsi_ck** 或 **csi_ck**）
- 一条路径用于外设内核时钟（**hsi_ker_ck** 或 **csi_ker_ck**）。

如果外设的系统处于停止模式时请求内核时钟，则只会激活提供 **hsi_ker_ck** 或 **csi_ker_ck** 的路径。

注意：无法保证 CPU 会自动获得退出 CStop 模式时的时钟频率：这主要取决于系统状态。例如，如果 CPU 进入 CStop 模式，而 D3 域保持在 CRun 模式下，则在 CPU 退出 CStop 模式时，时钟设置保持不变。如果 D3 域进入 CStop 模式，且 CPU 也处于 CStop 模式下，则在 CPU 退出 CStop 模式时，CPU 将使用退出 CStop 模式时的 HSI 或 CSI。

8.5.8 内核时钟选择

某些外设经过专门设计，支持两种可异步运行的不同时钟域：

- 与寄存器和总线接口同步的时钟域（**ckg_bus_perx** 时钟）
- 通常与外设同步的时钟域（内核时钟）。

拥有支持这两种时钟域的外设具备以下优势：用户应用能更加自由地为 CPU、总线矩阵和外设的内核部分选择最佳时钟频率。

因此，用户应用无需对外设进行重新编程即可更改总线频率。例如，即使实时更改相应的 APB 时钟，也不会干扰正在通过 UART 进行的传输过程。

表 50 显示了 RCC 可为外设提供的内核时钟。表 50 的每一行都表示一个复用器以及与其输出相连的外设。从第 4 列开始的各个列表示时钟源。第 3 列给出了各个复用器输出所允许的最大频率。用户需遵循这些要求。

表 50. 内核时钟分配概述

外设	时钟复用器控制位	最大 允许频率 (MHz)	domain	时钟源																		
				pll1_q_ck	pll2_p_ck	pll2_q_ck	pll2_r_ck	pll3_p_ck	pll3_q_ck	pll3_r_ck	sys_ck	总线时钟 ⁽¹⁾	hse_ck	hsi_ker_ck	csi_ker_ck	hsi48_ck	lse_ck	lsi_ck	per_ck ⁽²⁾	I2S_CKIN	USB_PHY1/2	输出关闭
LTDC	-	66	D1						x													
FMC	FMCSEL	200		1			2				0							3				
QUADSPI	QSPISEL	200		1			2				0							3				
SDMMC1	SDMMCSEL	200 ⁽⁴⁾		0			1															
SDMMC2		200																				
DFSDM1 Aclk	SAI1SEL	133	D2	0	1		2										4	3				
DFSDM1 clk	DFSDM1SEL	133								1	0											
FDCAN	FDCANSEL	100		1		2						0										
HDMI-CEC	CECSEL	66												2 ⁽³⁾		0	1					
I2C1/2/3	I2C123SEL	100							1		0		2	3								
LPTIM1	LPTIM1SEL	100			1					2	0					3	4	5				
TIM[8:1]、TIM[17:12]	-	200									x											
HRTIM	-	400									x											
RNG:	RNGSEL	66		1											0	2	3					
SAI1	SAI1SEL	133		0	1			2										4	3			
SAI2	SAI23SEL	133		0	1			2										4	3			
SAI3		133																				
SPDIFRX	SPDIFSEL	200		0			1			2			3									
SPI(I2S)1,2,3	SPI123SEL	200		0	1			2										4	3			
SPI4,5	SPI45SEL	100				1			2			0	5	3	4							
SWPMI	SWPSEL	100									0		1									
USART1,6	USART16SEL	100				1			2		0		3	4		5						
USART2,3 UART4,5,7,8	USART234578SEL	100			1			2		0		3	4		5							
USB1OTG USB2OTG	USBSEL	66	1					2						3					0			
USB1ULPI	-	100																x				
USB2ULPI	-	100																x				
ADC1,2	ADCSEL	36 ⁽⁴⁾	D3		0				1								2					
ADC3																						

表 50. 内核时钟分配概述 (续)

外设	时钟复用器控制位	最大 允许频率 (MHz)	domain	时钟源																	
				pll1_q_ck	pll2_p_ck	pll2_q_ck	pll2_r_ck	pll3_p_ck	pll3_q_ck	pll3_r_ck	sys_ck	总线时钟 (1)	hse_ck	hsi_ker_ck	csi_ker_ck	hsi48_ck	lse_ck	lsi_ck	per_ck (2)	I2S_CKIN	USB_PHY1/2
I2C4	I2C4SEL	100	D3						1	0		2	3								
LPTIM2	LPTIM2SEL	100			1					2	0					3	4	5			
LPTIM3,4,5	LPTIM345SEL	100			1					2	0					3	4	5			
LPUART1	LPUART1SEL	100				1			2		0		3	4		5					
SAI4_A	SAI4ASEL	133			0	1			2									4	3		
SAI4_B	SAI4BSEL	133			0	1			2									4	3		
SPI6	SPI6SEL	100					1			2		0	5	3	4						
RTC/AWU	RTCSEL	1	VS W									3 (5)				1	2			0	

1. 总线时钟为与外设相连的总线接口时钟，可为 APB、AHB 或 AXI 时钟。
2. per_ck 时钟可为 hse_ck、hsi_ker_ck 或 csi_ker_ck，具体取决于 CKPERSEL 选择。
3. 时钟 CSI 进行 122 分频。
4. 占空比接近 50%，这意味着 $DIV[P/Q/R] \times$ 值应为偶数。对于 SDMMCx，如果支持 DDR，则占空比应为 50%。
5. 时钟 HSE 由 RTCPRE 分频。

图 42 到图 51 给出了内核时钟分配的更详细说明。为简化框图，图中未表示总线接口时钟 (pclk、hclk)，即使其已通过使能信号进行门控。更多详细信息，请参见第 8.5.11 节：外设时钟门控。

为减少开关数，某些外设共用同一内核时钟源。不过，所有外设均具有各自的专用使能信号。

专用于音频应用的外设

除 SPDIFRX 外，音频外设通常需要特别精确的频率。如图 42 所示，SAI 或 SPI(I2S) 的内核时钟可由以下时钟源生成：

- PLL1（必须减小活动 PLL 数目时）
- PLL2 或 PLL3（用于在频率生成方面实现最佳灵活性）
- HSE、HSI 或 CSI（用于对电流消耗极为敏感的用例）
- I2S_CKIN（需要使用外部时钟参考时）。


注：SPDIFRX 无需特定频率，只需一个足够高的内核时钟频率即可使外设正常工作。更多详细信息，请参见 SPDIFRX 说明。

DFSDM1 可与 SAI1A 使用同一时钟。这在将 DFSDM1 用于音频应用时十分有用。

为提高灵活性，SAI4 可对各个子模块使用不同的时钟。

SPI/I2S1、2 和 3 共用同一内核时钟源（请参见图 43）。

图 42. SAI 和 DFSDM 的内核时钟分配



1. **X** 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。


专用于控制和数据传输的外设

SPI、I2C、UART 等外设无需特定内核时钟频率，但时钟频率应足以生成合适的波特率，或串行接口上所需的位时钟。为此，可从以下时钟源中选择：

- PLL1（必须减小活动 PLL 数目时）
- PLL2 或 PLL3（需要更高的灵活性时）。例如，该解决方案可通过 PLL1 更改频率总线，且不会影响某些串行接口的速度。
- HSI 或 CSI（适用于低功耗条件，或在外设必须快速从停止模式唤醒的情况，即 UART、I2C...）。


注：如果无需高波特率，则 UART 还需要 LSE 时钟。

图 43. SPI 和 SPI/I2S 的内核时钟分配




- 1. **X** 表示系统复位后所选择的复用器输入。
- 2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见 [第 8.5.11 节：外设时钟门控](#)。

图 44. I2C 的内核时钟分配




1. X 表示系统复位后所选择的复用器输入
2. 该图未显示总线接口时钟与外设的连接，有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。

图 45. UART、USART 和 LPUART1 的内核时钟分配




1. X 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接，有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。

图 46. LTDC 的内核时钟分配



1. **X** 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。
- 为提高灵活性，FMC、QUADSPI 和 SDMMC1/2 还可与总线接口使用不同的时钟。


图 47. SDMMC、QUADSPI 和 FMC 的内核时钟分配



1. **X** 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。
- 图 48 显示了 USB 模块的时钟分配。USBxULPI 模块从外部 PHY 接收其时钟。


USBxOTG 模块接收用于 USB 通信的时钟，可通过 USBSEL 控制的复用器在各个时钟源之间进行选择。

图 48. USB 的内核时钟分配 (2)




1. **X** 表示系统复位后所选择的复用器输入。
 2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。
- 以太网发送和接收时钟应由外部以太网 PHY 提供。RX 和 TX 路径的时钟选择由 SYSCFG 模块进行控制。

图 49. 以太网的内核时钟分配




1. **X** 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。

图 50. ADC、SWPMI、RNG 和 FDCAN 的内核时钟分配 (2)



1. **X** 表示系统复位后所选择的复用器输入。
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见第 8.5.11 节：外设时钟门控。

图 51. LPTIM 和 HDMI-CEC 的内核时钟分配 (2)



1. **X** 表示系统复位后所选择的复用器输入
2. 该图未显示总线接口时钟与外设的连接。有关各个使能单元的详细信息，请参见 [第 8.5.11 节：外设时钟门控](#)。

RTC/AWU 时钟

rtc_ck 时钟源可为：

- **hse_1M_ck** (hse_ck 经过可编程预分频器分频获得)
- **lse_ck**
- 或 **lsi_ck** 时钟

时钟源通过 **RCC 备份域控制寄存器 (RCC_BDCR)** 中的 RTCSEL[1:0] 位和 **RCC 时钟配置寄存器 (RCC_CFGR)** 中的 RTCPRE[5:0] 位进行选择。

所做的选择只能通过复位备份域的方式修改。

如果选择 LSE 作为 RTC 时钟，则即使在备份或 V_{DD} 电源丢失时 RTC 也仍将正常工作。

LSE 时钟位于备份域中，而其他振荡器则不是。因此：

- 如果选择 LSE 作为 RTC 时钟，则即使 V_{DD} 电源关断，RTC 也仍会继续工作（假设 V_{BAT} 电源保持工作）。
- 如果选择 LSI 作为 RTC 时钟，则在 V_{DD} 电源关断时将无法保证 AWU 状态。
- 如果将 HSE 时钟用作 RTC 时钟，则在 V_{DD} 电源关断或 V_{CORE} 电源关断时，无法保证 RTC 状态。

rtc_ck 时钟通过 [RCC 备份域控制寄存器 \(RCC_BDCR\)](#) 中的 RTCEN 位使能。

RTC 总线接口时钟（APB 时钟）通过 RCC_APB4ENR/LPENR 寄存器中的 RTCAPBEN 和 RTCAPBLPEN 位使能。

注：在 APB 时钟频率低于 RTC 时钟频率的七倍 ($F_{APB} < 7 \times F_{RTCLCK}$) 时读取 RTC 日历寄存器，软件必须读取日历时间寄存器和日期寄存器两次。如果对 RTC_TR 的第二次读取访问得到的结果与第一次相同，则表明数据正确无误。否则必须执行第三次读取访问。

看门狗时钟

RCC 为电路中的四个看门狗模块提供时钟。独立看门狗 (IWDG1) 连接到 LSI。窗口看门狗 (WWDG1) 连接到 APB 时钟。

如果独立看门狗已通过硬件选项或软件访问的方式启动，则 LSI 将强制打开且不可禁止。在 LSI 振荡器设置延迟之后，时钟将提供给 IWDG。

注意：在使能 WWDG1 之前，应用程序必须将 WW1RSC 位置“1”。如果 WW1RSC 保持为“0”，则在使能 WWDG1 时，无法保证其行为。WW1RSC 位在 [RCC 全局控制寄存器 \(RCC_GCR\)](#) 中。

使用 TIMx 测量时钟频率

大多数时钟源发生器频率均可通过对 TIMx 的输入捕获进行测量。

- 使用 LSE 校准 HSI 或 CSI

将 LSE 连接到 TIMx 输入捕获的主要目的是为了精确测量 HSI 或 CSI。这需要直接或通过 PLL1 将 HSI 或 CSI 用作系统时钟源。借助 LSE 信号连续边沿之间的系统时钟计数数量，即可对内部时钟周期进行测量。利用 LSE 的高精度（通常为几十 ppm），用户能以同一分辨率测定时钟频率，并可通过对时钟源进行微调来补偿由生产工艺造成的和/或与温度和电压相关的频率偏差。

其基本原理是基于相对的测量（例如，HSI/LSE 比）：因此，精度与两个时钟源之比紧密相关。比率越大，测量结果越准确。

HSI 和 CSI 振荡器均设有针对此目的的专用校准位，且支持用户访问（请参见 [RCC 内部时钟源校准寄存器 \(RCC_ICSCR\)](#)）。通过 PLLx 使用 HSI 或 CSI 时，还可通过 PLL 的小数分频器对系统时钟进行微调。

- 使用 HSI 校准 LSI

同时也可测量 LSI 频率：这对于没有晶振的应用场合非常实用。超低功耗 LSI 振荡器具有较大的生产工艺偏差。通过测量该振荡器与 HSI 时钟源的比率，可以借助 HSI 精度测定其频率。通过此测量值可实现更加精确的 RTC 时基超时（当使用 LSI 作为 RTC 时钟源时）和/或实现精度水平可以接受的 IWDG 超时。

8.5.9 常规时钟概念概述

RCC 处理针对系统（D1、D2 和 D3 域）的 CPU、总线接口和外设时钟分配，具体取决于各个功能的工作模式（有关时钟定义的详细信息，请参见第 8.5.1 节：时钟命名约定）。

对于各个外设，应用程序可控制其内核及总线接口时钟的激活/禁用。在使用外设之前，CPU 必须先将其使能（通过将 PERxEN 置“1”），并定义该外设是否在 CSleep 模式下保持激活（通过将 PERxLPEN 置“1”）。这被称为到 CPU 的外设“分配”（更多详细信息，请参见第 8.5.10 节：外设分配）。


外设分配供 RCC 用于根据 CPU 和域模式自动控制时钟门控，以及供 PWR 用于控制 D1、D2 和 D3 域的电源电压。

图 52 所示为外设分配的示例：

- CPU 使能的 SDMMC1、SPI5 和 SRAM1、AXISRAM、ITCM、DTCM1、DTCM2 以及 SRAM4 被隐式分配给 CPU。包括 CPU、总线矩阵 1/2/3 和所分配外设的组形成了一个子系统 (CPU_SS)。

注：FLASH、AXISRAM、ITCM、DTCM1、DTCM2、SRAM4、IWGD1、IWGD2、PWR、EXTI 和 RCC 为公用资源，被隐式分配给 CPU。

图 52. 外设分配示例



当 CPU 进入 CStop 模式时, RCC 会自动禁止 CPU_SS 所有外设的总线接口和内核时钟以及 CPU 时钟。如果 PLL 已使能, 则不会由 RCC 禁止, 因为 D3 仍处于运行状态。

当 CPU 处于 CStop 模式时, D3 域可保持在 DRun 模式下, D1 和 D2 域处于 DStop 或 DStandby 模式下。可通过将 PWR_CPUCR 寄存器中的 RUN_D3 位置 1 来完成此操作。

- 如果将 RUN_D3 置“1”, 则 D3 保持在 DRun 模式下, 这与 CPU 模式无关 (请参见 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#))。
- 如果将 RUN_D3 设为“0”, 则在 CPU 进入 CStop 模式时, D3 域进入 DStop 或 DStandby 模式 (请参见 [表 51](#))。

请注意, CPU 可通过 [PWR CPU 控制寄存器 \(PWR_CPUCR\)](#) 的位 PDDS_D1、PDDS_D2 和 PDDS_D3 控制是否允许 D1、D2 或 D3 域在满足条件时进入 DStandby 模式。

唤醒事件可使 D1、D2 和 D3 域退出 DStandby 或 DStop 模式。

此外, 还为 D3 域中的某些外设提供了更多自主性 (有关详细信息, 请参见 [D3 域自主模式](#) 一节)。

D3 域自主模式

自主模式允许向 D3 中的外设提供外设时钟, 即使 CPU 处于 CStop 模式亦如此。如果外设已使其自主位, 则会在 CPU 处于 CStop 模式时根据 D3 域状态接收相应的外设时钟:

- 如果 D3 域处于 DRun 模式下, 则已激活自主模式的外设会接收其外设时钟,
- 如果 D3 域处于 DStop 模式下, 则不会提供外设时钟。

自主模式不会阻止 D3 域进入 DStop 或 DStandby 模式。

自主位在 [RCC D3 自主模式寄存器 \(RCC_D3AMR\)](#) 中。

例如, 在 SAI4 使用通过 BDMA 接收自外部器件的数据填充 SRAM4 时, CPU 可进入 CStop 模式。达到一定的接收数据量时, 可通过唤醒事件激活 CPU。可通过在 D3 保持在 DRun 模式 (RUN_D3 置“1”) 时将 SAI4、BDMA 和 SRAM4 置于自主模式来完成上述操作。在本示例中, RCC 不会关闭 PLL, 因为 D3 域始终处于 DRun 模式。

将自主模式与某些外设 (UART、I2C) 的功能相结合来自行请求内核时钟, 而无需唤醒 CPU, 这可以进一步降低功耗。例如, 如果系统正通过 I2C4 等待消息, 则可将整个系统置于停止模式。如果 I2C4 外设检测到 START 位, 则会生成一个“内核时钟请求”。该请求可使能 HSI 或 CSI, 并且只会向请求方 (在我们的示例中, 为 I2C4) 提供内核时钟。I2C4 随后会对传入消息进行解码。之后可能会出现以下几种情况:

- 如果消息的器件地址不匹配, 则在检测到新 START 条件之前, I2C4 会释放其“内核时钟请求”。
- 如果传入消息的器件地址匹配, 则必须将其存储在 D3 本地存储器中。如果地址匹配, 则 I2C4 能生成一个唤醒事件以将 D3 域切换到 DRun 模式。随后会通过 BDMA 将消息传送到存储器中, D3 域将返回到 DStop 模式下, 且不会激活 CPU。请注意, 如果传送到存储器中的数据量达到传送计数, 则 BDMA 还会生成一个中断来唤醒 CPU。
- 如果传入消息的器件地址匹配且外设被设置为唤醒 CPU, 则 I2C4 会生成一个唤醒事件来激活 CPU。

请参见 EXTI 模块的说明, 了解哪个外设能对哪个域执行唤醒事件。

存储器处理

CPU 可访问产品中的所有存储区：

- AXISRAM、ITCM、DTCM1、DTCM2 和 FLASH，
- SRAM1、SRAM2 和 SRAM3，
- SRAM4 和 BKPRAM。

如 [图 52](#) 所示，FLASH、AXISRAM、SRAM4、ITCM、DTCM1 和 DTCM2 被隐式分配给 CPU。因此，不存在允许 CPU 分配这些存储器的使能位。

如果 CPU 要使用 D2 域中的存储器（SRAM1、SRAM2 和 SRAM3），则必须将其使能。

BKPRAM 具有专用的使能信号，可对总线接口时钟进行门控。CPU 在使用 BKPRAM 之前需要先将其使能。

注： 在 CSleep 模式下，可通过软件（通过 DxSRAMyLPEN 位）停止存储器接口时钟（Flash 和 RAM 接口）。

有关时钟使能的详细信息，请参见 [外设时钟门控](#) 和 [CPU 和总线矩阵时钟门控](#) 部分。

系统状态概述

[表 51](#) 给出了 D1、D2 和 D3 域模式的系统状态概述。

- 只要 D3 处于 DRUN 模式，系统就会保持在运行模式下。系统运行模式的部分子状态并未在此详细介绍（更多信息，请参见 [电源控制 \(PWR\)](#)）。
- 当 D1 域处于 DRUN 模式时，D2 域可处于 DRUN、DStop 或 DStandby 模式。当 D1 域处于 DStop 或 DStandby 模式时，D2 域可不再保持 DRUN 模式，它将根据 PDDS_D2 位切换到 DStop 或 DStandby 模式。
- 当 D1 和 D2 处于 DStop/DStandby 模式时，D3 可凭借 PWR_CPUCR 寄存器的 RUN_D3 位保持运行状态或者在自主模式下运行。
- 只要 D3 处于 DStop 模式，系统就会保持在停止模式下。这暗示着，D1 和 D2 处于 DStop 或 DStandby 模式下。一旦 D1 或 D2 退出 DStop 或 DStandby，D3 就会切换到 DRUN 模式。
- 只要 D1、D2 和 D3 处于 DStandby 模式下，系统就会保持在待机模式。
- 域状态与 CPU 状态：
 - 当 D1 域处于 DRUN 模式时，则意味着已为其总线矩阵提供时钟，且 CPU 处于 CRUN 模式。
 - 当 D2 域处于 DRUN 模式时，则意味着已为其总线矩阵提供时钟，CPU 处于 CRUN 模式，且至少已分配 D2 域的一个外设。
 - 当 D1 域处于 DStop 模式时，则意味着不再为其总线矩阵提供时钟，且 CPU 处于 CStop 模式。
 - 当 D2 域处于 DStop 模式时，则意味着不再为其总线矩阵提供时钟。在以下条件会出现这种情况：
 - CPU 未分配 D2 域的外设，
 - CPU 已分配 D2 域的外设，但 CPU 处于 CStop 或 Cstandby 模式下，
 - 当域处于 DStandby 模式时，则意味着域及其 CPU 掉电。

表 51. 系统状态概述

系统状态	D1 状态	D2 状态	D3 状态
运行	DRUN	DRun/DStop/DStandby	DRUN
	DStop/DStandby	DStop/DStandby	
Stop	DStop/DStandby	DStop/DStandby	DStop
待机	DStandby	DStandby	DStandby

8.5.10 外设分配

CPU 可分配外设并因此控制其内核和总线接口时钟。

CPU 可通过将以下寄存器中的专用 PERxEN 位置 1 来分配外设：

- RCC_xxxENR 寄存器或
- RCC_C1_xxxENR 寄存器。

CPU 处于 CSleep 模式时可通过以下寄存器中的 PERxLPEN 位控制外设时钟门控：

- RCC_xxxLPENR 寄存器或
- RCC_C1_xxxLPENR 寄存器。


有关更多信息，请参见 [第 8.7.1 节：寄存器映射概述](#)。

外设分配位（PERxEN 位）供硬件用于为外设提供内核和总线接口时钟。不过，其还可用于将外设与 CPU（CPU 子系统）相连。这样，硬件便能根据 CPU 状态安全地对外设时钟和总线矩阵时钟进行门控。PWR 模块还使用该信息来适当控制域状态。

时钟开关和门控

- 时钟切换延迟
- 内核时钟开关所选择的输入可动态更改，而不会产生杂波或违反时序。因此，只有在原始输入和新输入端均存在时钟时，才能从原始输入切换到新输入。否则，不会为外设提供时钟。要从这种情况中恢复，用户必须为两个输入提供有效时钟。
- 从一个输入切换到另一个输入时，将对为外设提供的内核时钟进行门控，在最坏情况下，会在之前所选时钟的 2 个时钟周期内和新选择时钟的 2 个时钟周期内进行门控。如 [图 53](#) 所示，在切换期间两个输入时钟均应存在。

图 53. 内核时钟切换



- 时钟使能延迟

同样，为避免产生杂波，时钟门控逻辑会将使能命令（通常来自于内核时钟请求或 PERxEN 位）与所选时钟同步。

- 在使能命令和时钟的第一个上升沿之间，可能会发生最长两个所使能时钟周期的延迟。使能命令可为 RCC_xxxxENR 寄存器的 PERxEN 位的上升沿，或者是外设所发出的内核时钟请求。
- 在禁止命令和时钟的最后一个下降沿之间，可能会发生最长 1.5 个所禁止时钟周期的延迟。禁止命令可为 RCC_xxxxENR 寄存器的 PERxEN 位的下降沿，或者是外设所释放的内核时钟请求。

注： 内核时钟和总线接口时钟均会受此再同步延迟的影响。

此外，如果应用程序首次使能未处于相同域内的外设，则会大幅延长时钟使能延迟。这是因为，外设所在的域可能处于 DStop 或 DStandby 模式下。该域必须先切换到 DRun 模式，然后应用程序才能使用该外设。

例如，如果 CPU 使能 D2 域中的外设，而 D2 域处于 DStop/DStandby 模式，则电源控制器 (PWR) 必须先为 D2 供电，然后 RCC 必须等待来自 PWR 的确认，之后才可使能 D2 域的时钟。为了正确处理这种情况，RCC 和 PWR 模块具有以下四个标志：

- **RCC 源控制寄存器 (RCC_CR)** 中的 D1CKRDY/D2CKRDY
- **PWR CPU 控制寄存器 (PWR_CPUCR)** 中的 SBF_D1 和 SBF_D2。

为避免发生上述问题，请按照以下顺序进行操作：

- a) 通过在 RCC_xxxxENR 寄存器中为相应的 PERxEN 位写入“1”来使能外设时钟（即，分配外设），
- b) 回读 RCC_xxxxENR 寄存器以确保写入缓冲器中不存在等待处理的前一次写操作。
- c) 如果外设位于其他域中，请执行以下两步：
读取 DxCKRDY，直到其置“1”。
向 SBF_Dx 写入零并回读值，以检查外设所在的域是否仍处于 DStandby 模式下。如果相应的位读为“1”，则意味着域仍处于 DStandby 模式下。重复进行该操作，直到 SBF_Dx 等于“0”，然后继续执行其他步骤。
- d) 对所使能外设的寄存器执行空读操作。该操作将至少占用 2 个时钟周期，该时间相当于使能命令的最大延迟时间。
- e) 随后即可使用外设。

注： 如果总线接口时钟未激活，则不支持对外设寄存器进行读访问或写访问。读访问将返回无效数据。写访问将被忽略，但不会产生总线错误。

8.5.11 外设时钟门控

如前文所述，每个外设均需一个名为 **rcc_perx_bus_ck**（针对外设“x”）的总线接口时钟。该时钟可为 APB、AHB 或 AXI 时钟，具体取决于与外设相连的总线。

对于用作 D1 域中外设的总线接口的时钟，可以是 **rcc_aclk**、**rcc_hclk3** 或 **rcc_pclk3**，具体取决于与每个外设相连的总线。为简单起见，这类时钟被称为 **rcc_bus_d1_ck**。

同样，名为 **rcc_bus_d2_ck** 的信号表示 **rcc_hclk1**、**rcc_hclk2**、**rcc_pclk1** 或 **rcc_pclk2**，具体取决于连接到 D2 域各个外设的总线。

类似地，信号 **rcc_bus_d3_ck** 表示 D3 中外设的 **rcc_hclk4** 或 **rcc_pclk4**。

某些外设（SAI、UART...）还需要一个专用时钟来用于其通信接口。该时钟通常与总线接口时钟异步。它被称为内核时钟（**perx_ker_ckreq**）。可根据下文详细介绍的各个条件对两个时钟进行门控。

如 [图 54](#) 所示，每个外设的内核和总线接口时钟的使能都取决于多个输入信号：

- **PERxEN** 和 **PERxLPEN** 位
PERxEN 表示 CPU 的外设使能（分配）位。CPU 可通过 **RCC_C1_xxxxENR** 或 **RCC_xxxxENR** 寄存器向这些位写入“1”。
- **PERxAMEN** 位
PERxAMEN 位属于 [RCC D3 自主模式寄存器 \(RCC_D3AMR\)](#)。
- CPU 状态（**c_sleep** 和 **c_deepsleep** 信号）
- D3 域状态（**d3_deepsleep** 信号）
- 外设自身的内核时钟请求（**perx_ker_ckreq**），前提是功能可用。

更多详细信息，请参见 [第 8.5.10 节：外设分配](#)。

图 54. 外设内核时钟使能逻辑详细信息




表 52 所示为 D1 或 D2 域中的外设以及 CPU 所分配外设的外设时钟使能逻辑的详细说明。

表 52. D1 和 D2 外设的外设时钟使能

PERxEN	PERxLPEN	PERxSRC	perx_ker_ckreq	CPU 状态	rcc_perx_ker_c_en	rcc_perx_bus_d1_en	注释
0	X	X	X	X	0	0	没有向外设提供时钟，因为 PERxEN = “0”
1	X	X	X	CRun	1	1	向外设提供内核和总线接口时钟，因为 CPU 处于 CRun 模式下且 PERxEN = “1”
1	0	X	X	CSleep	0	0	没有向外设提供时钟，因为 CPU 处于 CSleep 模式下且 PERxLPEN = “0”
1	1	X	X		1	1	向外设提供内核和总线接口时钟，因为 CPU 处于 CSleep 模式下且 PERxLPEN = “1”
1	0	X	X	CStop	0	0	没有向外设提供时钟，因为 PERxLPEN 位被设为 “0”。
1	1	非 lsi_ck 且 非 lse_ck 且非 hsi_ker_ck 且非 csi_ker_ck	X		0	0	没有向外设提供时钟，因为 CPU 处于 CStop 模式且未选择 lse_ck、lsi_ck、hsi_ker_ck 或 csi_ker_ck。
1	1	lsi_ck 或 lse_ck	X		1 (1)	0	向外设提供内核时钟，因为 PERxEN = PERxLPEN = “1” 且选择了 lsi_ck 或 lse_ck。 没有提供总线接口时钟，因为 CPU 处于 CStop 模式
1	1	hsi_ker_ck 或 csi_ker_ck	1		1	0	向外设提供内核时钟，因为 req_ker_perx = “1”，PERxEN = PERxLPEN = 1 且选择了 hsi_ker_ck 或 csi_ker_ck。 没有提供总线接口时钟，因为 CPU 处于 CStop 模式
1	1	hsi_ker_ck 或 csi_ker_ck	0		0	0	没有向外设提供时钟，因为 CPU 处于 CStop 模式，且不存在等待处理的内核时钟请求

1. 对于 RNG 模块，如果其分配到的 CPU 处于 CStop 模式，则不会传送内核时钟，即使选择的时钟为 lsi_ck 或 lse_ck 亦如此。

总之，满足以下条件时会为 D1 和 D2 域中的外设提供内核时钟：

1. CPU 处于 CRun 模式，且已分配外设。
2. CPU 处于 CSleep 模式，且已分配外设（PERxLPEN = “1”）。
3. CPU 处于 CStop 模式，已通过 PERxLPEN = “1” 分配外设，外设生成一个内核时钟请求，且所选时钟为 hsi_ker_ck 或 csi_ker_ck。
4. CPU 处于 CStop 模式，已通过 PERxLPEN = “1” 分配外设，外设的内核时钟源为 lse_ck 或 lsi_ck。

只有在满足条件 1 或 2 时才会向外设提供总线接口时钟。

表 53 给出了 D3 中所有外设的内核时钟使能逻辑的详细说明。

表 53. D3 外设的外设时钟使能

PERxEN	PERxLPEN	PERxAMEN	PERxSRC	perx_ker_ckreq	CPU 状态	D3 状态	rcc_perx_ker_d3_en	rcc_perx_bus_d3_en	注释
0	X	X	X	X	任意	任意	0	0	没有向外设提供时钟，因为 PERxEN = “0”
1	X	X	X	X	CRun		1	1	向外设提供内核和总线接口时钟，因为 CPU 处于 CRun 模式下且 PERxEN = “1”
1	0	X	X	X	CSleep		0	0	没有向外设提供时钟，因为 CPU 处于 CSleep 模式下且 PERxLPEN = “0”
1	1	X	X	X			1	1	向外设提供内核和总线接口时钟，因为 CPU 处于 CSleep 模式下且 PERxLPEN = “1”
1	X	0	X	X	CStop	DRUN	0	0	由于 CPU 处于 CStop 模式，且 PERxEN = “1”，因此将根据 D3 状态和 PERxAMEN 位进行内核时钟门控。没有向外设提供时钟，因为 PERxAMEN = “0”。
1	X	1	X	X			1	1	提供内核和总线接口时钟，因为即使 CPU 处于 CStop 模式，D3 也仍处于 DRUN 模式下，且 PERxEN 和 PERxAMEN 位置 “1”。
1	X	1	非 lse_ck 且 非 lsi_ck	0		DStop	0	0	没有向外设提供时钟，因为 D3 处于 DStop 模式下，req_ker_perx = “0”，且未选择 lse_ck 或 lsi_ck。
1	X	1	非 hsi_ker_ck 且非 csi_ker_ck 且 非 lse_ck 且 非 lsi_ck	1	CStop	DStop	0	0	没有向外设提供时钟，因为即使 req_ker_perx = “0”，也不会选择 lse_ck、lsi_ck、hsi_ker_ck 或 csi_ker_ck。
1	X	1	hsi_ker_ck 或 csi_ker_ck	1			1	0	向外设提供内核时钟，因为 req_ker_perx = “1”，PERxEN = PERxAMEN = “1”，且所选时钟为 hsi_ker_ck 或 csi_ker_ck。没有提供总线接口时钟，因为 D3 处于 DStop 模式。
1	X	1	lse_ck 或 lsi_ck	X			1	0	向外设提供内核时钟，因为在 D3 处于停止模式时 PERxEN = PERxAMEN = “1”，且选择了 lse_ck 或 lsi_ck。没有提供总线接口时钟，因为 D3 处于 DSTOP 模式。

总之，满足以下条件时会为 D3 的外设提供内核时钟：

1. CPU 处于 CRun 模式，且已分配外设。
2. CPU 处于 CSleep 模式，且已分配外设（PERxLPEN = “1”）。
3. CPU 处于 CStop 模式，已分配外设，且 D3 域处于 DRun 模式（PERxAMEN = “1”）。
4. CPU 处于 CStop 模式，已分配外设，D3 域处于 DStop 模式（PERxAMEN = “1”），外设正在生成一个内核时钟请求，且内核时钟源为 **hsi_ker_ck** 或 **csi_ker_ck**。
5. CPU 处于 CStop 模式，已分配外设，D3 域处于 DStop 模式下（PERxAMEN = “1”），且外设的内核时钟源为 **lse_ck** 或 **lsi_ck**。

只有在满足条件 1、2 或 3 时才会向外设提供总线接口时钟。

注： 当自主位置 1 时，表示相关外设将根据 D3 状态（而非 CPU 的模式）接收内核时钟。

只有 I2C、U(S)ART 和 LPUART 外设才能请求内核时钟。借助该功能，外设能在保证最佳功耗的条件下传送数据。

专用于 D3 域中的某些外设的自主位支持在不激活 CPU 的情况下，与外部器件之间进行数据传送。

为在电路处于停止模式时使用 LPTIMER 使用 **lse_ck** 或 **lsi_ck**，用户应用必须通过 LPTIMxSEL 字段选择 **lsi_ck** 或 **lse_ck** 输入，并将位 LPTIMxAMEN 和 LPTIMxLPEN 置 “1”。

8.5.12 CPU 和总线矩阵时钟门控

对于每个域，都可以控制 CPU 时钟和总线矩阵时钟的激活/禁用。

有关命名约定的信息，请参见 [第 8.5.11 节：外设时钟门控](#)。


CPU、AHB 和 AXI 桥以及 APB 总线的时钟根据下述规则进行使能：

- 在 CPU 处于 CRun 模式时，使能 CPU 时钟 **rcc_c_ck**。
- 在 CPU 处于 CRun 模式时，使能 AXI 桥时钟。
- 在以下情况下使能 D2 域 AHB 桥时钟：
 - CPU 处于 CRun 模式，或
 - CPU 处于 CSleep 模式，且至少有一个连接到该总线的外设（主器件）的 PERxEN 和 PERxLPEN 均置 “1”，或
 - CPU 处于 CSleep 模式，且至少有一个 APB 总线已使能其时钟。
- 在以下情况下使能 D3 域 AHB 桥时钟：
 - CPU 处于 CRun 或 CSleep 模式，或
 - RUN_D3 位置 “1”（与 CPU 模式无关），或
 - **d3_deepsleep** 信号未激活 (0)（与 CPU 模式无关）。
- 在以下情况下使能 APB1,2,3 总线：
 - CPU 处于 CRun 模式，或
 - CPU 处于 CSleep 模式，且至少有一个连接到该总线的外设的 PERxEN 和 PERxLPEN 均置 1。
- 在以下情况下使能 APB4 总线：D3 域处于 DRun 模式。

如 [图 55](#) 所示，各个域的内核和总线时钟的使能取决于多个输入信号：

- 来自 CPU 的 **c_sleep** 和 **c_deepsleep** 信号，
- **d3_sleepdeep** 信号，
- D2 域中外设的 RCC_xxxxENR.PERxEN 位

图 55. 总线时钟使能逻辑



8.6 RCC 中断

RCC 提供 3 条中断线：

- **rcc_it**：通用中断线，在 PLL 就绪或振荡器就绪时提供相关事件。
- **rcc_hsecss_it**：专用于对 HSE 时钟安全系统进行故障检测的中断线。
- **rcc_lsecss_it**：专用于对 LSE 时钟安全系统进行故障检测的中断线。

除 HSE CSS 故障外，中断使能通过 **RCC 时钟源中断使能寄存器 (RCC_CIER)** 进行控制。使能 HSE CSS 功能时，无法屏蔽中断的生成。

可通过 **RCC 时钟源中断标志寄存器 (RCC_CIFR)** 检查中断标志，并且可通过 **RCC 时钟源中断清零寄存器 (RCC_CICR)** 将这些标志清零。

注：如果相应的中断使能位未置 1，则中断标志不相关。

表 54 汇总了中断源及其控制方式。

表 54. 中断源和控制

中断源	说明	中断使能	中断清除操作	中断线
LSIRDYF	LSI 就绪	LSIRDYIE	将 LSIRDYC 位置 “1”。	rcc_it
LSERDYF	LSE 就绪	LSERDYIE	将 LSERDYC 位置 “1”。	
HSIDRYF	HSI 就绪	HSIDRYIE	将 HSIRDYC 位置 “1”。	
HSERDYF	HSE 就绪	HSERDYIE	将 HSERDYC 位置 “1”。	
CSIRDYF	CSI 就绪	CSIRDYIE	将 CSIRDYC 位置 “1”。	
HSI48RDYF	HSI48 就绪	HSI48RDYIE	将 HSI48RDYC 位置 “1”。	
PLL1RDYF	PLL1 就绪	PLL1RDYIE	将 PLL1RDYC 位置 “1”。	
PLL2RDYF	PLL2 就绪	PLL2RDYIE	将 PLL2RDYC 位置 “1”。	
PLL3RDYF	PLL3 就绪	PLL3RDYIE	将 PLL3RDYC 位置 “1”。	
LSECSSF	LSE 时钟安全系统故障	LSECSSFIE ⁽¹⁾	将 LSECSSC 位置 “1”。	rcc_lsecss_it
HSECSSF	HSE 时钟安全系统故障	₍₂₎	将 HSECSSC 位置 “1”。	rcc_hsecss_it

1. 为生成中断，还必须使能安全系统功能（LSECSSON = “1”）。

2. 使能安全系统功能（HSECSSON = “1”）时，不能屏蔽该中断。

8.7 RCC 寄存器说明


8.7.1 寄存器映射概述

请注意，可在以下两个不同的偏移地址处控制 PERxEN 和 PERxLPEN 位：0x0D0 和 0x130。因此应用程序可使用以下寄存器执行相应控制：

- RCC_xxxENR 或 RCC_C1_xxxENR，控制 PERxEN 位
- RCC_xxxLPENR 或 RCC_C1_xxxLPENR，控制 PERxLPEN 位
- RCC_RSR 或 RCC_C1_RSR，控制复位标志状态位

该功能可确保与本系列其他产品的兼容性。

图 56 所示为 RCC 映射概览。



8.7.2 RCC 源控制寄存器 (RCC_CR)

RCC Source Control Register

偏移地址: 0x000

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	PLL3RDY	PLL3ON	PLL2RDY	PLL2ON	PLL1RDY	PLL1ON	Res.	Res.	Res.	Res.	HSECSSON	HSEBYP	HSERDY	HSEON
		r	rw	r	rw	r	rw					rs	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D2CKRDY	D1CKRDY	HSI48RDY	HSI48ON	Res.	Res.	CSIKERON	CSIRDY	CSION	Res.	HSIDIVF	HSIDIV[1:0]	HSIRDY	HSIKERON	HSION	
r	r	r	rw			rw	r	rw		r	rw	rw	r	rw	rw

位 31:30 保留，必须保持复位值。

位 29 **PLL3RDY**: PLL3 时钟就绪标志 (PLL3 clock ready flag)

由硬件置 1，用以指示 PLL3 已锁定。

0: PLL3 未锁定（复位后的默认值）

1: PLL3 已锁定

位 28 **PLL3ON**: PLL3 使能 (PLL3 enable)

由软件置 1 和清零，用于使能 PLL3。

当进入停机或待机模式时由硬件清零。

0: PLL3 关闭（复位后的默认值）

1: PLL3 开启

位 27 **PLL2RDY**: PLL2 时钟就绪标志 (PLL2 clock ready flag)

由硬件置 1，用以指示 PLL2 已锁定。

0: PLL2 未锁定（复位后的默认值）

1: PLL2 已锁定

位 26 **PLL2ON**: PLL2 使能 (PLL2 enable)

由软件置 1 和清零，用于使能 PLL2。

当进入停机或待机模式时由硬件清零。

0: PLL2 关闭（复位后的默认值）

1: PLL2 开启

位 25 **PLL1RDY**: PLL1 时钟就绪标志 (PLL1 clock ready flag)

由硬件置 1，用以指示 PLL1 已锁定。

0: PLL1 未锁定（复位后的默认值）

1: PLL1 已锁定

位 24 **PLL1ON**: PLL1 使能 (PLL1 enable)

由软件置 1 和清零，用于使能 PLL1。

当进入停机或待机模式时由硬件清零。请注意，如果将 PLL1 输出用作系统时钟，则硬件可防止向该位写入“0”。

0: PLL1 关闭（复位后的默认值）

1: PLL1 开启

位 23:20 保留，必须保持复位值。

位 19 HSECSSON: HSE 时钟安全系统使能 (HSE Clock Security System enable)

由软件置 1，用于使能 HSE 上的时钟安全系统。

该位“仅置 1”（由系统复位或在系统进入待机模式时禁止）。

当 HSECSSON 置 1 时，时钟监测器将在 HSE 就绪时由硬件使能，并在检测到振荡器故障时由硬件禁止。

0: HSE 上的时钟安全系统关闭（时钟监测器关闭）（复位后的默认值）

1: HSE 上的时钟安全系统开启（如果 HSE 振荡器稳定，则时钟监测器开启；否则将关闭）。

位 18 HSEBYP: HSE 时钟旁路 (HSE clock bypass)

由软件置 1 和清零，用于用外部时钟旁路振荡器。

外部时钟必须通过 HSEON 位使能才能为器件所用。

HSEBYP 只有在 HSE 振荡器已禁止的情况下才可写入。

0: 不旁路 HSE 振荡器（复位后的默认值）

1: 外部时钟旁路 HSE 振荡器

位 17 HSERDY: HSE 时钟就绪标志 (HSE clock ready flag)

由硬件置 1，用以指示 HSE 振荡器已稳定。

0: HSE 时钟未就绪（复位后的默认值）

1: HSE 时钟已就绪

位 16 HSEON: HSE 时钟使能 (HSE clock enable)

由软件置 1 和清零。

由硬件清零，用于在进入停止或待机模式时停止 HSE。

如果（通过软件复用）直接将 HSE 用作系统时钟，或将 HSE 选作已使能的 PLL1（将 PLL1ON 位置“1”）的参考时钟，则不能将该位清零。

0: HSE 关闭（复位后的默认值）

1: HSE 开启

位 15 D2CKRDY: D2 域时钟就绪标志 (D2 domain clocks ready flag)

由硬件置 1，用于指示 D2 域时钟可用。

0: D2 域时钟不可用（复位后的默认值）

1: D2 域时钟可用

位 14 D1CKRDY: D1 域时钟就绪标志 (D1 domain clocks ready flag)

由硬件置 1，用于指示 D1 域时钟（CPU、总线和外设）可用。

0: D1 域时钟不可用（复位后的默认值）

1: D1 域时钟可用

位 13 HSI48RDY: HSI48 时钟就绪标志 (HSI48 clock ready flag)

由硬件置 1，用以指示 HSI48 振荡器已稳定。

0: HSI48 时钟未就绪（复位后的默认值）

1: HSI48 时钟已就绪

位 12 HSI48ON: HSI48 时钟使能 (HSI48 clock enable)

由软件置 1，在系统进入停止或待机模式时由软件或硬件清零。

0: HSI48 关闭（复位后的默认值）

1: HSI48 开启

位 11:10 保留，必须保持复位值。

位 9 CSIKERON: 停止模式下的 CSI 时钟使能 (CSI clock enable in Stop mode)

由软件置 1 和复位, 即使在停止模式下也可强制 CSI 开启, 从而可快速用作某些外设的内核时钟。该位对 CSION 的值没有任何影响。

0: 对 CSI 无影响 (复位后的默认值)

1: 即使在停止模式下也强制 CSI 开启

位 8 CSIRDY: CSI 时钟就绪标志 (CSI clock ready flag)

由硬件置 1, 用以指示 CSI 振荡器已稳定。仅在由 CSION 使能 RC 时才会激活该位 (由 CSIKERON 或外设请求使能 CSI 时不会激活该位)。

0: CSI 时钟未就绪 (复位后的默认值)

1: CSI 时钟已就绪

位 7 CSION: CSI 时钟使能 (CSI clock enable)

由软件置 1 和复位, 用于使能/禁止系统和/或外设的 CSI 时钟。

如果 STOPWUCK = “1” 或 STOPKERWUCK = “1”, 则由硬件置 1, 以在系统退出停止模式时强制 CSI 开启。

如果 (通过软件复用) 直接将 CSI 用作系统时钟, 或将 CSI 选作已使能的 PLL1 (将 PLL1ON 位置 “1”) 的参考时钟, 则不能将该位清零。

0: CSI 关闭 (复位后的默认值)

1: CSI 开启

位 6 保留, 必须保持复位值。

位 5 HSIDIVF: HSI 分频器标志 (HSI divider flag)

由硬件置 1 和复位。

由于对 HSIDIV 的写操作不会直接对频率起作用, 因此该标志指示的是 HSI 分频器的当前状态。HSIDIVF 会在 HSIDIV 值发生变化时立即变为 “0”, 并会在输出频率与编程到 HSIDIV 中的值匹配时重新置 “1”。

0: 新分频比尚未传播到 hsi(_ker)_ck (复位后的默认值)

1: hsi(_ker)_ck 时钟频率反映新 HSIDIV 值

位 4:3 HSIDIV[1:0]: HSI 时钟分频器 (HSI clock divider)

由软件置 1 和复位。

可使用这些位来选择一个分频比, 以配置所需 HSI 时钟频率。如果将 HSI 选作至少一个已使能 PLL (PLLxON 位置 “1”) 的参考时钟, 则不能更改 HSIDIV。在这种情况下, 将忽略新 HSIDIV 值。

00: 采用 1 分频, hsi(_ker)_ck = 64 MHz (复位后的默认值)

01: 采用 2 分频, hsi(_ker)_ck = 32 MHz

10: 采用 4 分频, hsi(_ker)_ck = 16 MHz

11: 采用 8 分频, hsi(_ker)_ck = 8 MHz

位 2 HSIRDY: HSI 时钟就绪标志 (HSI clock ready flag)

由硬件置 1, 用以指示 HSI 振荡器已稳定。

0: HSI 时钟未就绪 (复位后的默认值)

1: HSI 时钟已就绪

位 1 HSIKERON: 停止模式下的 HSI 高速内部时钟使能 (High Speed Internal clock enable in Stop mode)

由软件置 1 和复位, 即使在停止模式下也可强制 HSI 开启, 从而可快速用作外设的内核时钟。该位对 HSION 的值没有任何影响。

0: 对 HSI 无影响 (复位后的默认值)

1: 即使在停止模式下也强制 HSI 开启

位 0 **HSION**: 高速内部时钟使能 (High Speed Internal clock enable)

由软件置 1 和清零。

如果 STOPWUCK = “0” 或 STOPKERWUCK = “0” , 则由硬件置 1, 以在产品退出停止模式时强制 HSI 开启。

由硬件置 1, 用于在产品退出待机模式时或在用作系统时钟源的 HSE 发生故障时强制 HSI 开启。

如果 (通过软件复用) 直接将 HSI 用作系统时钟, 或将 HSI 选作已使能的 PLL1 (将 PLL1ON 位置 “1”) 的参考时钟, 则不能将该位清零。

0: HSI 关闭

1: HSI 开启 (复位后的默认值)

8.7.3 **RCC 内部时钟源校准寄存器 (RCC_ICSCR)**

RCC Internal Clock Source Calibration Register

偏移地址: 0x004

复位值: 0x4xxx 0xxx

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	CSITRIM[4:0]					CSICAL[7:0]							HSITRIM[5:4]		
	rw					r							rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSITRIM[3:0]					HSICAL[11:0]										
rw					r										

- 位 31 保留, 必须保持复位值。
- 位 30:26 **CSITRIM[4:0]**: CSI 时钟微调 (CSI clock trimming)
- 由软件置 1, 用于调整校准。
- CSITRIM 字段与复位阶段加载的工程选项字节 (FLASH_CSI_opt) 相加, 以构成校准微调值。
- CSICAL = CSITRIM + FLASH_CSI_opt。
- 注: 字段的复位值为 0x10。
- 位 25:18 **CSICAL[7:0]**: CSI 时钟校准 (CSI clock calibration)
- 由硬件通过系统复位 **nreset** 期间的选项字节加载来置 1。
- 由软件通过微调位 CSITRIM 进行调节。
- 该字段表示工程选项字节校准值与 CSITRIM 位值之和
- 位 17:12 **HSITRIM[5:0]**: HSI 时钟微调 (HSI clock trimming)
- 由软件置 1, 用于调整校准。
- HSITRIM 字段与复位阶段加载的工程选项字节 (FLASH_HSI_opt) 相加, 以构成校准微调值。
- HSICAL = HSITRIM + FLASH_HSI_opt。
- 注: 字段的复位值为 0x20。
- 位 11:0 **HSICAL[11:0]**: HSI 时钟校准 (HSI clock calibration)
- 由硬件通过系统复位 **nreset** 期间的选项字节加载来置 1。
- 由软件通过微调位 HSITRIM 进行调节。
- 该字段表示工程选项字节校准值与 HSITRIM 位值之和。

8.7.4 RCC 时钟恢复 RC 寄存器 (RCC_CRRCR)

RCC Clock Recovery RC Register

偏移地址: 0x008

复位值: 0x0000 0xxx

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	HSI48CAL[9:0]									
						r									

位 31:10 保留，必须保持复位值。

位 9:0 **HSI48CAL[9:0]**: 内部 RC 48 MHz 时钟校准 (Internal RC 48 MHz clock calibration)

由硬件通过系统复位 **nreset** 期间的选项字节加载来置 1。
只读。

8.7.5 RCC 时钟配置寄存器 (RCC_CFGR)

RCC Clock Configuration Register

偏移地址: 0x010

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MCO2[2:0]			MCO2PRE[3:0]			MCO1[2:0]			MCO1PRE[3:0]			Res.		Res.	
rw			rw			rw			rw						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMPRE	HRTIMSEL	RTCPRE[5:0]					STOPKERWUCK	STOPWUCK	SWS[2:0]			SW[2:0]			
rw	rw	rw					rw	rw	r			rw			

位 31:29 **MCO2[2:0]**: 微控制器时钟输出 2 (Micro-controller clock output 2)

由软件置 1 和清零。时钟源选择可能会造成对 MCO2 的干扰。
 强烈建议仅在复位后但在使能外部振荡器和 PLL 之前来配置这些位。
 000: 选择系统时钟 (**sys_ck**) (复位后的默认值)
 001: 选择 PLL2 振荡器时钟 (**pll2_p_ck**)
 010: 选择 HSE 时钟 (**hse_ck**)
 011: 选择 PLL1 时钟 (**pll1_p_ck**)
 100: 选择 CSI 时钟 (**csi_ck**)
 101: 选择 LSI 时钟 (**lsi_ck**)
 其它值: 保留

位 28:25 **MCO2PRE[3:0]**: MCO2 预分频器 (MCO2 prescaler)

由软件置 1 和清零, 用于配置 MCO2 的预分频器。对此预分频器进行修改可能会对 MCO2 造成干扰。强烈建议仅在复位后且在使能外部振荡器和 PLL 之前进行此分频器的更改。
 0000: 禁止预分频器 (复位后的默认值)
 0001: 1 分频 (旁路)
 0010: 2 分频
 0011: 3 分频
 0100: 4 分频
 ...
 1111: 15 分频

位 24:22 **MCO1[2:0]**: 微控制器时钟输出 1 (Micro-controller clock output 1)

由软件置 1 和清零。时钟源选择可能会造成对 MCO1 的干扰。
 强烈建议仅在复位后但在使能外部振荡器和 PLL 之前来配置这些位。
 000: 选择 HSI 时钟 (**hsi_ck**) (复位后的默认值)
 001: 选择 LSE 振荡器时钟 (**lse_ck**)
 010: 选择 HSE 时钟 (**hse_ck**)
 011: 选择 PLL1 时钟 (**pll1_q_ck**)
 100: 选择 HSI48 时钟 (**hsi48_ck**)
 其它值: 保留

位 21:18 **MCO1PRE[3:0]**: MCO1 预分频器 (MCO1 prescaler)

由软件置 1 和清零，用于配置 MCO1 的预分频器。对此预分频器进行修改可能会对 MCO1 造成干扰。强烈建议仅在复位后且在使能外部振荡器和 PLL 之前进行此分频器的更改。

0000: 禁止预分频器 (复位后的默认值)

0001: 1 分频 (旁路)

0010: 2 分频

0011: 3 分频

0100: 4 分频

...

1111: 15 分频

位 17:16 保留，必须保持复位值。

位 15 **TIMPRE**: 定时器时钟预分频器选择 (Timers clocks prescaler selection)

此位由软件置 1 和复位，用于控制连接到 APB1 和 APB2 域的所有定时器的时钟频率。

0: 如果 D2PPREx 对应于 1 或 2 分频，则定时器内核时钟为 **rcc_hclk1**；否则为 $2 \times F_{\text{rcc_pclkx_d2}}$ (复位后的默认值)

1: 如果 D2PPREx 对应于 1、2 或 4 分频，则定时器内核时钟为 **rcc_hclk1**；否则为 $4 \times F_{\text{rcc_pclkx_d2}}$ 请参考表 47: 时钟定时器与 pclk 之比。

位 14 **HRTIMSEL**: 高分辨率定时器时钟预分频器选择 (High Resolution Timer clock prescaler selection)

此位由软件置 1 和复位，用于控制高分辨率定时器 (HRTIM) 的时钟频率。

0: HRTIM 预分频器时钟源与其他定时器的时钟源相同。(复位后的默认值)

1: HRTIM 预分频器时钟源为 CPU 时钟 (**rcc_c_ck**)。

位 13:8 **RTCPRE[5:0]**: 适用于 RTC 时钟的 HSE 分频系数 (HSE division factor for RTC clock)

由软件置 1 和清零，用于对 HSE 进行分频，进而为 RTC 生成时钟。

小心: 软件必须正确设置这些位，以确保提供给 RTC 的时钟小于 1 MHz。在选择 RTC 时钟源之前必须配置这些位。

000000: 无时钟 (复位后的默认值)

000001: 无时钟

000010: HSE/2

000011: HSE/3

000100: HSE/4

...

111110: HSE/62

111111: HSE/63

位 7 **STOPKERWUCK**: 将系统从停止模式唤醒后的内核时钟选择 (Kernel clock selection after a wake up from system Stop)

由软件置 1 和复位，用于选择将系统从停止模式唤醒后的内核时钟。

0: 选择 HSI 作为将系统从停止模式唤醒后的时钟 (复位后的默认值)

1: 选择 CSI 作为将系统从停止模式唤醒后的时钟

详细信息，请参见第 8.5.7 节: 在停止和待机模式下处理时钟发生器。

位 6 **STOPWUCK**: 将系统从停止模式唤醒后的系统时钟选择 (System clock selection after a wake up from system Stop)

由软件置 1 和复位，用于选择将系统从停止模式唤醒后的系统时钟。

所选时钟还用作 HSE 上的时钟安全系统的紧急时钟。

0: 选择 HSI 作为将系统从停止模式唤醒后的时钟 (复位后的默认值)

1: 选择 CSI 作为将系统从停止模式唤醒后的时钟

详细信息，请参见第 8.5.7 节: 在停止和待机模式下处理时钟发生器。

注意: 时钟安全系统已使能 (通过 HSECSSON 位) 且系统时钟为 HSE (SWS= “10”) 或者请求开启 HSE (SW= “10”) 时，不能修改 STOPWUCK。

位 5:3 **SWS[2:0]**: 系统时钟切换状态 (System clock switch status)

由硬件置 1 和复位, 用于指示用作系统时钟的时钟源。
 000: 将 HSI 用作系统时钟 (**hsi_ck**) (复位后的默认值)
 001: 将 CSI 用作系统时钟 (**csi_ck**)
 010: 将 HSE 用作系统时钟 (**hse_ck**)
 011: 将 PLL1 用作系统时钟 (**pll1_p_ck**)
 其它值: 保留

位 2:0 **SW[2:0]**: 系统时钟切换 (System clock switch)

由软件置 1 和复位, 用于选择系统时钟源 (**sys_ck**)。
 由硬件置 1, 用于:
 - 在系统退出停止模式时强制选择 HSI 或 CSI (具体取决于 STOPWUCK 选择)
 - 在 HSE 直接或间接用作系统时钟的情况下发生故障时, 强制选择 HSI。
 000: 将 HSI 选作系统时钟 (**hsi_ck**) (复位后的默认值)
 001: 将 CSI 选作系统时钟 (**csi_ck**)
 010: 将 HSE 选作系统时钟 (**hse_ck**)
 011: 将 PLL1 选作系统时钟 (**pll1_p_ck**)
 其它值: 保留

8.7.6 RCC 域 1 时钟配置寄存器 (RCC_D1CFGR)

RCC Domain 1 Clock Configuration Register

偏移地址: 0x018

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	D1CPRE[3:0]				Res.	D1PPRE[2:0]			HPRE[3:0]			
				rw					rw			rw			

位 31:12 保留, 必须保持复位值。

位 11:8 **D1CPRE[3:0]**: D1 域内核预分频器 (D1 domain Core prescaler)

由软件置 1 和复位, 用于控制 D1 域 CPU 时钟分频系数。
 更改此分频比会影响 CPU 时钟以及所有总线矩阵时钟的频率。
 时钟按新预分频系数进行分频。在 D1CPRE 更新后, 该系数介于 **rcc_pclk[4:1]** 的最慢 APB 时钟的 1 到 16 个周期之间。应用程序可通过回读该寄存器来检查是否将新分频系数考虑在内。
 0xxx: **sys_cksys_ck** 未分频 (复位后的默认值)
 1000: **sys_ck** 2 分频
 1001: **sys_ck** 4 分频
 1010: **sys_ck** 8 分频
 1011: **sys_ck** 16 分频
 1100: **sys_ck** 64 分频
 1101: **sys_ck** 128 分频
 1110: **sys_ck** 256 分频
 1111: **sys_ck** 512 分频

位 7 保留，必须保持复位值。

位 6:4 **D1PPRE[2:0]**: D1 域 APB3 预分频器 (D1 domain APB3 prescaler)

由软件置 1 和复位，用于控制 **rcc_pclk3** 的分频系数。

在 D1PPRE 写入后，时钟将由介于 1 到 16 个 **rcc_hclk3** 周期之间的新预分频系数进行分频。

0xx: **rcc_pclk3** = **rcc_hclk3** (复位后的默认值)

100: **rcc_pclk3** = **rcc_hclk3** / 2

101: **rcc_pclk3** = **rcc_hclk3** / 4

110: **rcc_pclk3** = **rcc_hclk3** / 8

111: **rcc_pclk3** = **rcc_hclk3** / 16

位 3:0 **HPRE[3:0]**: D1 域 AHB 预分频器 (D1 domain AHB prescaler)

由软件置 1 和复位，用于控制 **rcc_hclk3** 和 **rcc_aclk** 的分频系数。更改此分频比会影响所有总线矩阵时钟的频率。

0xxx: **rcc_hclk3** = **sys_d1cpre_ck** (复位后的默认值)

1000: **rcc_hclk3** = **sys_d1cpre_ck** / 2

1001: **rcc_hclk3** = **sys_d1cpre_ck** / 4

1010: **rcc_hclk3** = **sys_d1cpre_ck** / 8

1011: **rcc_hclk3** = **sys_d1cpre_ck** / 16

1100: **rcc_hclk3** = **sys_d1cpre_ck** / 64

1101: **rcc_hclk3** = **sys_d1cpre_ck** / 128

1110: **rcc_hclk3** = **sys_d1cpre_ck** / 256

1111: **rcc_hclk3** = **sys_d1cpre_ck** / 512

注: 在 **HPRE** 更新后，时钟将由介于 **rcc_pclk[4:1]** 内最慢 **APB** 时钟的 1 到 16 个周期之间的新预分频系数进行分频。

注: 另请注意，**rcc_hclk3** = **rcc_aclk**。

注意:

使用电压调节功能时必须谨慎。由于新分频系数存在传播延迟，因此在预分频系数发生更改之后以及在 **V_{CORE}** 电压下降之前，必须对该寄存器进行读取，以检查是否已将新预分频器值考虑在内。

根据时钟源频率和电压范围，软件应用程序必须在 **HPRE** 中编程一个合适的值，以确保系统频率不会超出最大频率。

8.7.7 RCC 域 2 时钟配置寄存器 (RCC_D2CFGR)

RCC Domain 2 Clock Configuration Register

偏移地址: 0x01C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	D2PPRE2[2:0]			Res.	D2PPRE1[2:0]			Res.	Res.	Res.	Res.
					rw				rw						

位 31:11 保留, 必须保持复位值。

位 10:8 **D2PPRE2[2:0]**: D2 域 APB2 预分频器 (D2 domain APB2 prescaler)

由软件置 1 和复位, 用于控制 D2 域 APB2 时钟分频系数。

在 D2PPRE2 写入后, 时钟将由介于 1 到 16 个 **rcc_hclk1** 周期之间的新预分频系数进行分频。

0xx: **rcc_pclk2** = **rcc_hclk1** (复位后的默认值)

100: **rcc_pclk2** = **rcc_hclk1** / 2

101: **rcc_pclk2** = **rcc_hclk1** / 4

110: **rcc_pclk2** = **rcc_hclk1** / 8

111: **rcc_pclk2** = **rcc_hclk1** / 16

位 7 保留, 必须保持复位值。

位 6:4 **D2PPRE1[2:0]**: D2 域 APB1 预分频器 (D2 domain APB1 prescaler)

由软件置 1 和复位, 用于控制 D2 域 APB1 时钟分频系数。

在 D2PPRE1 写入后, 时钟将由介于 1 到 16 个 **rcc_hclk1** 周期之间的新预分频系数进行分频。

0xx: **rcc_pclk1** = **rcc_hclk1** (复位后的默认值)

100: **rcc_pclk1** = **rcc_hclk1** / 2

101: **rcc_pclk1** = **rcc_hclk1** / 4

110: **rcc_pclk1** = **rcc_hclk1** / 8

111: **rcc_pclk1** = **rcc_hclk1** / 16

位 3:0 保留, 必须保持复位值。

8.7.8 RCC 域 3 时钟配置寄存器 (RCC_D3CFGR)

RCC Domain 3 Clock Configuration Register

偏移地址: 0x020

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	D3PPRE[2:0]		Res.				
									rw						

位 31:7 保留, 必须保持复位值。

位 6:4 **D3PPRE[2:0]**: D3 域 APB4 预分频器 (D3 domain APB4 prescaler)

由软件置 1 和复位, 用于控制 D3 域 APB4 时钟分频系数。

在 D3PPRE 写入后, 时钟将由介于 1 到 16 个 **rcc_hclk4** 周期之间的新预分频系数进行分频。

0xx: **rcc_pclk4** = **rcc_hclk4** (复位后的默认值)

100: **rcc_pclk4** = **rcc_hclk4** / 2

101: **rcc_pclk4** = **rcc_hclk4** / 4

110: **rcc_pclk4** = **rcc_hclk4** / 8

111: **rcc_pclk4** = **rcc_hclk4** / 16

位 3:0 保留, 必须保持复位值。

8.7.9 RCC PLL 时钟源选择寄存器 (RCC_PLLCKSELR)

RCC PLLs Clock Source Selection Register

偏移地址: 0x028

复位值: 0x0202 0200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	DIVM3[5:0]						Res.	Res.	DIVM2[5:4]	
						rw								rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVM2[3:0]				Res.	Res.	DIVM1[5:0]						Res.	Res.	PLLSRC[1:0]	
rw						rw								rw	

位 31:26 保留，必须保持复位值。

位 25:20 **DIVM3[5:0]**: PLL3 的预分频器 (Prescaler for PLL3)

由软件置 1 和清零，用于配置 PLL3 的预分频器。
使能 PLL3 (PLL3ON = “1”) 时，硬件不允许对该预分频器进行任何修改。
为实现节能，不使用 PLL3 时，必须将 DIVM3 的值设为 “0”。

000000: 禁止预分频器 (复位后的默认值)
000001: 1 分频 (旁路)
000010: 2 分频
000011: 3 分频
...
100000: 32 分频 (复位后的默认值)
...
111111: 63 分频

位 19:18 保留，必须保持复位值。

位 17:12 **DIVM2[5:0]**: PLL2 的预分频器 (Prescaler for PLL2)

由软件置 1 和清零，用于配置 PLL2 的预分频器。
使能 PLL2 (PLL2ON = “1”) 时，硬件不允许对该预分频器进行任何修改。
为实现节能，不使用 PLL2 时，必须将 DIVM2 的值设为 “0”。

000000: 禁止预分频器
000001: 1 分频 (旁路)
000010: 2 分频
000011: 3 分频
...
100000: 32 分频 (复位后的默认值)
...
111111: 63 分频

位 11:10 保留，必须保持复位值。

位 9:4 DIVM1[5:0]: PLL1 的预分频器 (Prescaler for PLL1)

由软件置 1 和清零，用于配置 PLL1 的预分频器。

使能 PLL1 (PLL1ON = “1”) 时，硬件不允许对该预分频器进行任何修改。

为实现节能，不使用 PLL1 时，必须将 DIVM1 的值设为 “0”。

000000: 禁止预分频器

000001: 1 分频 (旁路)

000010: 2 分频

000011: 3 分频

...

100000: 32 分频 (复位后的默认值)

...

111111: 63 分频

位 3:2 保留，必须保持复位值。

位 1:0 PLLSRC[1:0]: DIVMx 和 PLL 时钟源选择 (DIVMx and PLLs clock source selection)

由软件置 1 和复位，用于选择 PLL 时钟源。

这些位只能在所有 PLL 均已禁止时写入。

为实现节能，不使用 PLL 时，必须将 PLLSRC 的值设为 “11”。

00: 将 HSI 选作 PLL 时钟 (**hsi_ck**) (复位后的默认值)

01: 将 CSI 选作 PLL 时钟 (**csi_ck**)

10: 将 HSE 选作 PLL 时钟 (**hse_ck**)

11: 未向 DIVMx 分频器和 PLL 发送任何时钟

8.7.10 RCC PLL 配置寄存器 (RCC_PLLCFGR)

RCC PLLs Configuration Register

偏移地址: 0x02C

复位值: 0x01FF 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	DIVR3EN	DIVQ3EN	DIVP3EN	DIVR2EN	DIVQ2EN	DIVP2EN	DIVR1EN	DIVQ1EN	DIVP1EN
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	PLL3RGE[1:0]		PLL3VCOSEL	PLL3FRACEN	PLL2RGE[1:0]		PLL2VCOSEL	PLL2FRACEN	PLL1RGE[1:0]		PLL1VCOSEL	PLL1FRACEN
				rw		rw	rw	rw		rw	rw	rw		rw	rw

位 31:25 保留，必须保持复位值。

位 24 **DIVR3EN**: PLL3 DIVR 分频器输出使能 (PLL3 DIVR divider output enable)

由软件置 1 和复位，用于使能 PLL3 的 **pll3_r_ck** 输出。

为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为 “0”。

该位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。

0: 禁止 **pll3_r_ck** 输出

1: 使能 **pll3_r_ck** 输出 (复位后的默认值)

位 23 **DIVQ3EN**: PLL3 DIVQ 分频器输出使能 (PLL3 DIVQ divider output enable)

由软件置 1 和复位，用于使能 PLL3 的 **pll3_q_ck** 输出。

为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为 “0”。

该位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。

0: 禁止 **pll3_q_ck** 输出

1: 使能 **pll3_q_ck** 输出 (复位后的默认值)

位 22 **DIVP3EN**: PLL3 DIVP 分频器输出使能 (PLL3 DIVP divider output enable)

由软件置 1 和复位，用于使能 PLL3 的 **pll3_p_ck** 输出。

该位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。

为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为 “0”。

0: 禁止 **pll3_p_ck** 输出

1: 使能 **pll3_p_ck** 输出 (复位后的默认值)

位 21 **DIVR2EN**: PLL2 DIVR 分频器输出使能 (PLL2 DIVR divider output enable)

由软件置 1 和复位，用于使能 PLL2 的 **pll2_r_ck** 输出。

为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为 “0”。

该位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。

0: 禁止 **pll2_r_ck** 输出

1: 使能 **pll2_r_ck** 输出 (复位后的默认值)

- 位 20 DIVQ2EN:** PLL2 DIVQ 分频器输出使能 (PLL2 DIVQ divider output enable)
 由软件置 1 和复位，用于使能 PLL2 的 **pll2_q_ck** 输出。
 为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为“0”。
 该位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。
 0: 禁止 **pll2_q_ck** 输出
 1: 使能 **pll2_q_ck** 输出 (复位后的默认值)
- 位 19 DIVP2EN:** PLL2 DIVP 分频器输出使能 (PLL2 DIVP divider output enable)
 由软件置 1 和复位，用于使能 PLL2 的 **pll2_p_ck** 输出。
 该位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。
 为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为“0”。
 0: 禁止 **pll2_p_ck** 输出
 1: 使能 **pll2_p_ck** 输出 (复位后的默认值)
- 位 18 DIVR1EN:** PLL1 DIVR 分频器输出使能 (PLL1 DIVR divider output enable)
 由软件置 1 和复位，用于使能 PLL1 的 **pll1_r_ck** 输出。
 为实现节能，不使用 **pll3_r_ck** 时，必须将 DIVR3EN 和 DIVR3 位设为“0”。
 该位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。
 0: 禁止 **pll1_r_ck** 输出
 1: 使能 **pll1_r_ck** 输出 (复位后的默认值)
- 位 17 DIVQ1EN:** PLL1 DIVQ 分频器输出使能 (PLL1 DIVQ divider output enable)
 由软件置 1 和复位，用于使能 PLL1 的 **pll1_q_ck** 输出。
 为实现节能，不使用 PLL1 的 **pll1_q_ck** 输出时，必须禁止 **pll1_q_ck**。
 该位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。
 0: 禁止 **pll1_q_ck** 输出
 1: 使能 **pll1_q_ck** 输出 (复位后的默认值)
- 位 16 DIVP1EN:** PLL1 DIVP 分频器输出使能 (PLL1 DIVP divider output enable)
 由软件置 1 和复位，用于使能 PLL1 的 **pll1_p_ck** 输出。
 该位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。
 为实现节能，不使用 PLL1 的 **pll1_p_ck** 输出时，必须禁止 **pll1_p_ck**。
 0: 禁止 **pll1_p_ck** 输出
 1: 使能 **pll1_p_ck** 输出 (复位后的默认值)
- 位 15:12 保留，必须保持复位值。**
- 位 11:10 PLL3RGE[1:0]:** PLL3 输入频率范围 (PLL3 input frequency range)
 由软件置 1 和复位，用于为 PLL3 选用合适的参考频率范围。
 这些位必须在使能 PLL3 之前写入。
 00: PLL3 输入 (**ref3_ck**) 时钟频率范围介于 1 MHz 到 2 MHz 之间 (复位后的默认值)
 01: PLL3 输入 (**ref3_ck**) 时钟频率范围介于 2 MHz 到 4 MHz 之间
 10: PLL3 输入 (**ref3_ck**) 时钟频率范围介于 4 MHz 到 8 MHz 之间
 11: PLL3 输入 (**ref3_ck**) 时钟频率范围介于 8 MHz 到 16 MHz 之间
- 位 9 PLL3VCOSEL:** PLL3 VCO 选择 (PLL3 VCO selection)
 由软件置 1 和复位，用于为 PLL3 选用合适的 VCO 频率范围。
 该位必须在使能 PLL3 之前写入。
 0: 宽 VCO 范围，192 MHz 到 836 MHz (复位后的默认值)
 1: 中等 VCO 范围，150 MHz 到 420 MHz
- 位 8 PLL3FRACEN:** PLL3 小数锁存使能 (PLL3 fractional latch enable)
 由软件置 1 和复位，用于将 FRACN3 的内容锁存到 Sigma-Delta 调制器中。
 为将 FRACN3 值锁存到 Sigma-Delta 调制器中，必须将 PLL3FRACEN 设为“0”，然后将其置“1”：从 0 到 1 的转换会将 FRACN3 内容传送到调制器中。更多相关信息，请参见 [PLL 初始化阶段](#) 一节。

位 7:6 PLL2RGE[1:0]: PLL2 输入频率范围 (PLL2 input frequency range)

由软件置 1 和复位，用于为 PLL2 选用合适的参考频率范围。

这些位必须在使能 PLL2 之前写入。

00: PLL2 输入 (**ref2_ck**) 时钟频率范围介于 1 MHz 到 2 MHz 之间 (复位后的默认值)

01: PLL2 输入 (**ref2_ck**) 时钟频率范围介于 2 MHz 到 4 MHz 之间

10: PLL2 输入 (**ref2_ck**) 时钟频率范围介于 4 MHz 到 8 MHz 之间

11: PLL2 输入 (**ref2_ck**) 时钟频率范围介于 8 MHz 到 16 MHz 之间

位 5 PLL2VCOSEL: PLL2 VCO 选择 (PLL2 VCO selection)

由软件置 1 和复位，用于为 PLL2 选用合适的 VCO 频率范围。

该位必须在使能 PLL2 之前写入。

0: 宽 VCO 范围, 192 MHz 到 836 MHz (复位后的默认值)

1: 中等 VCO 范围, 150 MHz 到 420 MHz

位 4 PLL2FRACEN: PLL2 小数锁存使能 (PLL2 fractional latch enable)

由软件置 1 和复位，用于将 FRACN2 的内容锁存到 Sigma-Delta 调制器中。

为将 FRACN2 值锁存到 Sigma-Delta 调制器中，必须将 PLL2FRACEN 设为“0”，然后将其置“1”：从 0 到 1 的转换会将 FRACN2 内容传送到调制器中。更多信息，请参见 [PLL 初始化阶段](#)一节。

位 3:2 PLL1RGE[1:0]: PLL1 输入频率范围 (PLL1 input frequency range)

由软件置 1 和复位，用于为 PLL1 选用合适的参考频率范围。

该位必须在使能 PLL1 之前写入。

00: PLL1 输入 (**ref1_ck**) 时钟频率范围介于 1 MHz 到 2 MHz 之间 (复位后的默认值)

01: PLL1 输入 (**ref1_ck**) 时钟频率范围介于 2 MHz 到 4 MHz 之间

10: PLL1 输入 (**ref1_ck**) 时钟频率范围介于 4 MHz 到 8 MHz 之间

11: PLL1 输入 (**ref1_ck**) 时钟频率范围介于 8 MHz 到 16 MHz 之间

位 1 PLL1VCOSEL: PLL1 VCO 选择 (PLL1 VCO selection)

由软件置 1 和复位，用于为 PLL1 选用合适的 VCO 频率范围。

这些位必须在使能 PLL1 之前写入。

0: 宽 VCO 范围, 192 MHz 到 836 MHz (复位后的默认值)

1: 中等 VCO 范围, 150 MHz 到 420 MHz

位 0 PLL1FRACEN: PLL1 小数锁存使能 (PLL1 fractional latch enable)

由软件置 1 和复位，用于将 FRACN1 的内容锁存到 Sigma-Delta 调制器中。

为将 FRACN1 值锁存到 Sigma-Delta 调制器中，必须将 PLL1FRACEN 设为“0”，然后将其置“1”：从 0 到 1 的转换会将 FRACN1 内容传送到调制器中。更多信息，请参见 [PLL 初始化阶段](#)一节。

8.7.11 RCC PLL1 分频器配置寄存器 (RCC_PLL1DIVR)

RCC PLL1 Dividers Configuration Register

偏移地址: 0x030

复位值: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DIVR1[6:0]							Res.	DIVQ1[6:0]						
	rw								rw						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP1[6:0]								DIVN1[8:0]							
rw								rw							

位 31 保留, 必须保持复位值。

位 30:24 **DIVR1[6:0]**: PLL1 DIVR 分频系数 (PLL1 DIVR division factor)

由软件置 1 和复位, 用于控制 **pll1_r_ck** 时钟的频率。
 这些位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。
 0000000: **pll1_r_ck** = **vco1_ck**
 0000001: **pll1_r_ck** = **vco1_ck** / 2 (复位后的默认值)
 0000010: **pll1_r_ck** = **vco1_ck** / 3
 0000011: **pll1_r_ck** = **vco1_ck** / 4
 ...
 1111111: **pll1_r_ck** = **vco1_ck** / 128

位 23 保留, 必须保持复位值。

位 22:16 **DIVQ1[6:0]**: PLL1 DIVQ 分频系数 (PLL1 DIVQ division factor)

由软件置 1 和复位, 用于控制 **pll1_q_ck** 时钟的频率。
 这些位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。
 0000000: **pll1_q_ck** = **vco1_ck**
 0000001: **pll1_q_ck** = **vco1_ck** / 2 (复位后的默认值)
 0000010: **pll1_q_ck** = **vco1_ck** / 3
 0000011: **pll1_q_ck** = **vco1_ck** / 4
 ...
 1111111: **pll1_q_ck** = **vco1_ck** / 128

位 15:9 **DIVP1[6:0]**: PLL1 DIVP 分频系数 (PLL1 DIVP division factor)

由软件置 1 和复位, 用于控制 **pll1_p_ck** 时钟的频率。

这些位只能在 PLL1 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。

请注意, 不允许使用奇数分频系数。

0000000: 不允许

0000001: **pll1_p_ck** = **vco1_ck** / 2 (复位后的默认值)

0000010: 不允许

0000011: **pll1_p_ck** = **vco1_ck** / 4

...

1111111: **pll1_p_ck** = **vco1_ck** / 128

位 8:0 **DIVN1[8:0]**: PLL1 VCO 的倍频系数 (Multiplication factor for PLL1 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数。

这些位只能在 PLL 禁止 (PLL1ON = “0” 且 PLL1RDY = “0”) 时写入。

0x003: DIVN1 = 4

0x004: DIVN1 = 5

0x005: DIVN1 = 6

...

0x080: DIVN1 = 129 (复位后的默认值)

...

0x1FF: DIVN1 = 512

其他: 错误配置

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL1VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL1VCOSEL = “1” 时)

当小数位 0 已载入 **FRACN1** 中时, VCO 输出频率 = $F_{\text{ref1_ck}} \times \text{DIVN1}$, 其中:

- **DIVN1** 介于 4 到 512 之间
- 输入频率 $F_{\text{ref1_ck}}$ 介于 1 MHz 到 16 MHz 之间

8.7.12 RCC PLL1 小数分频器寄存器 (RCC_PLL1FRACR)

RCC PLL1 Fractional Divider Register

偏移地址: 0x034

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN1[12:0]													Res.	Res.	Res.
rw															

位 31:16 保留, 必须保持复位值。

位 15:3 **FRACN1[12:0]**: PLL1 VCO 的倍频系数的小数部分 (Fractional part of the multiplication factor for PLL1 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数的小数部分。
这些位可随时写入, 进而对 PLL1 VCO 进行动态微调。

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL1VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL1VCOSEL = “1” 时)

VCO 输出频率 = $F_{ref1_ck} \times (DIVN1 + (FRACN1 / 2^{13}))$, 其中

- DIVN1 应介于 4 到 512 之间
- FRACN1 可介于 0 到 $2^{13}-1$ 之间
- 输入频率 F_{ref1_ck} 应介于 1 MHz 到 16 MHz 之间。

如果执意要在已使能 PLL 的情况下实时更改 FRACN 值, 应用程序必须按如下过程进行操作:

- 将位 PLL1FRACEN 设为 “0”,
- 将新的小数值写入 FRACN1,
- 将位 PLL1FRACEN 置 “1”。

位 2:0 保留, 必须保持复位值。

8.7.13 RCC PLL2 分频器配置寄存器 (RCC_PLL2DIVR)

RCC PLL2 Dividers Configuration Register

偏移地址: 0x038

复位值: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DIVR2[6:0]							Res.	DIVQ2[6:0]						
	rw								rw						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP2[6:0]								DIVN2[8:0]							
rw								rw							

位 31 保留, 必须保持复位值。

位 30:24 **DIVR2[6:0]**: PLL2 DIVR 分频系数 (PLL2 DIVR division factor)

由软件置 1 和复位, 用于控制 **pll2_r_ck** 时钟的频率。

这些位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。

0000000: **pll2_r_ck** = **vco2_ck**

0000001: **pll2_r_ck** = **vco2_ck** / 2 (复位后的默认值)

0000010: **pll2_r_ck** = **vco2_ck** / 3

0000011: **pll2_r_ck** = **vco2_ck** / 4

...

1111111: **pll2_r_ck** = **vco2_ck** / 128

位 23 保留, 必须保持复位值。

位 22:16 **DIVQ2[6:0]**: PLL2 DIVQ 分频系数 (PLL2 DIVQ division factor)

由软件置 1 和复位, 用于控制 **pll2_q_ck** 时钟的频率。

这些位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。

0000000: **pll2_q_ck** = **vco2_ck**

0000001: **pll2_q_ck** = **vco2_ck** / 2 (复位后的默认值)

0000010: **pll2_q_ck** = **vco2_ck** / 3

0000011: **pll2_q_ck** = **vco2_ck** / 4

...

1111111: **pll2_q_ck** = **vco2_ck** / 128

位 15:9 **DIVP2[6:0]**: PLL2 DIVP 分频系数 (PLL2 DIVP division factor)

由软件置 1 和复位, 用于控制 **pll2_p_ck** 时钟的频率。

这些位只能在 PLL2 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。

0000000: **pll2_p_ck** = **vco2_ck**

0000001: **pll2_p_ck** = **vco2_ck** / 2 (复位后的默认值)

0000010: **pll2_p_ck** = **vco2_ck** / 3

0000011: **pll2_p_ck** = **vco2_ck** / 4

...

1111111: **pll2_p_ck** = **vco2_ck** / 128

位 8:0 **DIVN2[8:0]**: PLL2 VCO 的倍频系数 (Multiplication factor for PLL2 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数。

这些位只能在 PLL 禁止 (PLL2ON = “0” 且 PLL2RDY = “0”) 时写入。

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL2VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL2VCOSEL = “1” 时)

当小数位 0 已载入 **FRACN2** 中时, VCO 输出频率 = $F_{\text{ref2_ck}} \times \text{DIVN2}$, 其中:

- **DIVN2** 介于 4 到 512 之间
- 输入频率 $F_{\text{ref2_ck}}$ 介于 1 MHz 到 16 MHz 之间

0x003: **DIVN2** = 4

0x004: **DIVN2** = 5

0x005: **DIVN2** = 6

...

0x080: **DIVN2** = 129 (复位后的默认值)

...

0x1FF: **DIVN2** = 512

其他: 错误配置

8.7.14 RCC PLL2 小数分频器寄存器 (RCC_PLL2FRACR)

RCC PLL2 Fractional Divider Register

偏移地址: 0x03C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN2[12:0]													Res.	Res.	Res.
rw															

位 31:16 保留, 必须保持复位值。

位 15:3 **FRACN2[12:0]**: PLL2 VCO 的倍频系数的小数部分 (Fractional part of the multiplication factor for PLL2 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数的小数部分。
这些位可随时写入, 进而对 PLL2 VCO 进行动态微调。

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL2VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL2VCOSEL = “1” 时)

VCO 输出频率 = $F_{\text{ref2_ck}} \times (\text{DIVN2} + (\text{FRACN2} / 2^{13}))$, 其中

- DIVN2 应介于 4 到 512 之间
- FRACN2 可介于 0 到 $2^{13} - 1$ 之间
- 输入频率 $F_{\text{ref2_ck}}$ 应介于 1 MHz 到 16 MHz 之间

如果执意要在已使能 PLL 的情况下实时更改 FRACN 值, 应用程序必须按如下过程进行操作:

- 将位 PLL2FRACEN 设为 “0”,
- 将新的小数值写入 FRACN2,
- 将位 PLL2FRACEN 置 “1”。

位 2:0 保留, 必须保持复位值。

8.7.15 RCC PLL3 分频器配置寄存器 (RCC_PLL3DIVR)

RCC PLL3 Dividers Configuration Register

偏移地址: 0x040

复位值: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DIVR3[6:0]							Res.	DIVQ3[6:0]						
	rw								rw						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP3[6:0]								DIVN3[8:0]							
rw								rw							

位 31 保留, 必须保持复位值。

位 30:24 **DIVR3[6:0]**: PLL3 DIVR 分频系数 (PLL3 DIVR division factor)

由软件置 1 和复位, 用于控制 **pll3_r_ck** 时钟的频率。
 这些位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。
 0000000: **pll3_r_ck** = **vco3_ck**
 0000001: **pll3_r_ck** = **vco3_ck** / 2 (复位后的默认值)
 0000010: **pll3_r_ck** = **vco3_ck** / 3
 0000011: **pll3_r_ck** = **vco3_ck** / 4
 ...
 1111111: **pll3_r_ck** = **vco3_ck** / 128

位 23 保留, 必须保持复位值。

位 22:16 **DIVQ3[6:0]**: PLL3 DIVQ 分频系数 (PLL3 DIVQ division factor)

由软件置 1 和复位, 用于控制 **pll3_q_ck** 时钟的频率。
 这些位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。
 0000000: **pll3_q_ck** = **vco3_ck**
 0000001: **pll3_q_ck** = **vco3_ck** / 2 (复位后的默认值)
 0000010: **pll3_q_ck** = **vco3_ck** / 3
 0000011: **pll3_q_ck** = **vco3_ck** / 4
 ...
 1111111: **pll3_q_ck** = **vco3_ck** / 128

位 15:9 **DIVP3[6:0]**: PLL3 DIVP 分频系数 (PLL3 DIVP division factor)

由软件置 1 和复位, 用于控制 **pll3_p_ck** 时钟的频率。

这些位只能在 PLL3 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。

0000000: **pll3_p_ck** = **vco3_ck**

0000001: **pll3_p_ck** = **vco3_ck** / 2 (复位后的默认值)

0000010: **pll3_p_ck** = **vco3_ck** / 3

0000011: **pll3_p_ck** = **vco3_ck** / 4

...

1111111: **pll3_p_ck** = **vco3_ck** / 128

位 8:0 **DIVN3[7:0]**: PLL3 VCO 的倍频系数 (Multiplication factor for PLL3 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数。

这些位只能在 PLL 禁止 (PLL3ON = “0” 且 PLL3RDY = “0”) 时写入。

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL3VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL3VCOSEL = “1” 时)

当小数位 0 已载入 **FRACN3** 中时, VCO 输出频率 = $F_{\text{ref3_ck}} \times \text{DIVN3}$, 其中:

- **DIVN3** 介于 4 到 512 之间
- 输入频率 $F_{\text{ref3_ck}}$ 介于 1 MHz 到 16 MHz 之间

0x003: **DIVN3** = 4

0x004: **DIVN3** = 5

0x005: **DIVN3** = 6

...

0x080: **DIVN3** = 129 (复位后的默认值)

...

0x1FF: **DIVN3** = 512

其他: 错误配置

8.7.16 RCC PLL3 小数分频器寄存器 (RCC_PLL3FRACR)

RCC PLL3 Fractional Divider Register

偏移地址: 0x044

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN3[12:0]													Res.	Res.	Res.
rw															

位 31:16 保留, 必须保持复位值。

位 15:3 **FRACN3[12:0]**: PLL3 VCO 的倍频系数的小数部分 (Fractional part of the multiplication factor for PLL3 VCO)

由软件置 1 和复位, 用于控制 VCO 的倍频系数的小数部分。
这些位可随时写入, 进而对 PLL3 VCO 进行动态微调。

注意: 软件必须正确设置这些位, 以确保 VCO 输出频率介于其有效频率范围内, 即:

- 192 MHz 到 836 MHz (PLL3VCOSEL = “0” 时)
- 150 MHz 到 420 MHz (PLL3VCOSEL = “1” 时)

VCO 输出频率 = $F_{ref3_ck} \times (DIVN3 + (FRACN3 / 2^{13}))$, 其中

- DIVN3 应介于 4 到 512 之间
- FRACN3 可介于 0 到 $2^{13} - 1$ 之间
- 输入频率 F_{ref3_ck} 应介于 1 MHz 到 16 MHz 之间

如果执意要在已使能 PLL 的情况下实时更改 FRACN 值, 应用程序必须按如下过程进行操作:

- 将位 PLL1FRACEN 设为 “0”,
- 将新的小数值写入 FRACN1,
- 将位 PLL1FRACEN 置 “1”。

位 2:0 保留, 必须保持复位值。

8.7.17 RCC 域 1 内核时钟配置寄存器 (RCC_D1CCIPR)

RCC Domain 1 Kernel Clock Configuration Register

偏移地址: 0x04C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	CKPERSEL[1:0] ⁽¹⁾		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMCSEL ⁽¹⁾
		rw													rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	QSPISEL[1:0] ⁽¹⁾		Res.	Res.	FMCSEL[1:0] ⁽¹⁾	
										rw				rw	

1. 允许实时更改时钟源，且不会违反时序。不过用户必须确保在切换期间以及在整个转换时间内，之前的时钟源和新时钟源均存在。请参见[时钟开关和门控](#)一节。

位 31:30 保留，必须保持复位值。

位 29:28 **CKPERSEL[1:0]**: **per_ck** 时钟源选择 (**per_ck** clock source selection)

00: 将 **hsi_ker_ck** 时钟选作 **per_ck** 时钟 (复位后的默认值)

01: 将 **csi_ker_ck** 时钟选作 **per_ck** 时钟

10: 将 **hse_ck** 时钟选作 **per_ck** 时钟

11: 保留，禁止 **per_ck** 时钟

位 27:17 保留，必须保持复位值。

位 16 **SDMMCSEL**: SDMMC 内核时钟源选择 (SDMMC kernel clock source selection)

0: 将 **pll1_q_ck** 时钟选作内核外设时钟 (复位后的默认值)

1: 将 **pll2_r_ck** 时钟选作内核外设时钟

位 15:6 保留，必须保持复位值。

位 5:4 **QSPISEL[1:0]**: QUADSPI 内核时钟源选择 (QUADSPI kernel clock source selection)

00: 将 **rcc_hclk3** 时钟选作内核外设时钟 (复位后的默认值)

01: 将 **pll1_q_ck** 时钟选作内核外设时钟

10: 将 **pll2_r_ck** 时钟选作内核外设时钟

11: 将 **per_ck** 时钟选作内核外设时钟

位 3:2 保留，必须保持复位值。

位 1:0 **FMCSEL[1:0]**: FMC 内核时钟源选择 (FMC kernel clock source selection)

00: 将 **rcc_hclk3** 时钟选作内核外设时钟 (复位后的默认值)

01: 将 **pll1_q_ck** 时钟选作内核外设时钟

10: 将 **pll2_r_ck** 时钟选作内核外设时钟

11: 将 **per_ck** 时钟选作内核外设时钟

8.7.18 RCC 域 2 内核时钟配置寄存器 (RCC_D2CCIP1R)

RCC Domain 2 Kernel Clock Configuration Register

偏移地址: 0x050

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWPSEL ⁽¹⁾	Res.	FDCANSEL[1:0] ⁽¹⁾			Res.	Res.	Res.	DFSDM1SEL ⁽¹⁾	Res.	Res.	SPDIFSEL[1:0] ⁽¹⁾		Res.	SPI45SEL[2:0] ⁽¹⁾	
rw		rw						rw			rw			rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SPI123SEL[2:0] ⁽¹⁾			Res.	Res.	Res.	SAI23SEL[2:0] ⁽¹⁾			Res.	Res.	Res.	SAI1SEL[2:0] ⁽¹⁾		
	rw						rw						rw		

1. 允许实时更改时钟源，且不会违反时序。不过用户必须确保在切换期间以及在整个转换时间内，之前的时钟源和新时钟源均存在。请参见[时钟开关和门控](#)一节。

位 31 **SWPSEL**: SWPMI 内核时钟源选择 (SWPMI kernel clock source selection)

由软件置 1 和复位。

0: 将 **pclk** 选作 SWPMI 内核时钟 (复位后的默认值)

1: 将 **hsi_ker_ck** 时钟选作 SWPMI 内核时钟

位 30 保留，必须保持复位值。

位 29:28 **FDCANSEL**: FDCAN 内核时钟源选择 (FDCAN kernel clock source selection)

由软件置 1 和复位。

00: 将 **hse_ck** 时钟选作 FDCAN 内核时钟 (复位后的默认值)

01: 将 **pll1_q_ck** 时钟选作 FDCAN 内核时钟

10: 将 **pll2_q_ck** 时钟选作 FDCAN 内核时钟

11: 保留，禁止内核时钟

位 27:25 保留，必须保持复位值。

位 24 **DFSDM1SEL**: DFSDM1 内核 **Clk** 时钟源选择 (DFSDM1 kernel Clk clock source selection)

由软件置 1 和复位。

注: 由 **SAI1SEL** 进行 **DFSDM1 Aclk** 时钟源选择。

0: 将 **rcc_pclk2** 选作 DFSDM1 Clk 内核时钟 (复位后的默认值)

1: 将 **sys_ck** 时钟选作 DFSDM1 Clk 内核时钟

位 23:22 保留，必须保持复位值。

位 21:20 **SPDIFSEL[1:0]**: SPDIFRX 内核时钟源选择 (SPDIFRX kernel clock source selection)

00: 将 **pll1_q_ck** 时钟选作 SPDIFRX 内核时钟 (复位后的默认值)

01: 将 **pll2_r_ck** 时钟选作 SPDIFRX 内核时钟

10: 将 **pll3_r_ck** 时钟选作 SPDIFRX 内核时钟

11: 将 **hsi_ker_ck** 时钟选作 SPDIFRX 内核时钟

位 19 保留，必须保持复位值。

位 18:16 **SPI45SEL[2:0]**: SPI4 和 5 内核时钟源选择 (SPI4 and 5 kernel clock source selection)

由软件置 1 和复位。

000: 将 APB 时钟选作内核时钟 (复位后的默认值)

001: 将 **pll2_q_ck** 时钟选作内核时钟

010: 将 **pll3_q_ck** 时钟选作内核时钟

011: 将 **hsi_ker_ck** 时钟选作内核时钟

100: 将 **csi_ker_ck** 时钟选作内核时钟

101: 将 **hse_ck** 时钟选作内核时钟

其他: 保留, 禁止内核时钟

位 15 保留, 必须保持复位值。

位 14:12 **SPII23SEL[2:0]**: SPI/I2S1、2 和 3 内核时钟源选择 (SPI/I2S1,2 and 3 kernel clock source selection)

由软件置 1 和复位。

注意: 如果所选时钟为外部时钟, 且该时钟已停止, 则无法切换到其他时钟。有关更多信息, 请参见 [时钟开关和门控](#) 一节。

000: 将 **pll1_q_ck** 时钟选作 SPI/I2S1、2 和 3 内核时钟 (复位后的默认值)

001: 将 **pll2_p_ck** 时钟选作 SPI/I2S1、2 和 3 内核时钟

010: 将 **pll3_p_ck** 时钟选作 SPI/I2S1、2 和 3 内核时钟

011: 将 **I2S_CKIN** 时钟选作 SPI/I2S1、2 和 3 内核时钟

100: 将 **per_ck** 时钟选作 SPI/I2S1、2 和 3 内核时钟

其他: 保留, 禁止内核时钟

注: **I2S_CKIN** 为来自某个引脚的外部时钟。

位 11:9 保留, 必须保持复位值。

位 8:6 **SAI23SEL[2:0]**: SAI2 和 SAI3 内核时钟源选择 (SAI2 and SAI3 kernel clock source selection)

由软件置 1 和复位。

注意: 如果所选时钟为外部时钟, 且该时钟已停止, 则无法切换到其他时钟。有关更多信息, 请参见 [时钟开关和门控](#) 一节。

000: 将 **pll1_q_ck** 时钟选作 SAI2 和 SAI3 内核时钟 (复位后的默认值)

001: 将 **pll2_p_ck** 时钟选作 SAI2 和 SAI3 内核时钟

010: 将 **pll3_p_ck** 时钟选作 SAI2 和 SAI3 内核时钟

011: 将 **I2S_CKIN** 时钟选作 SAI2 和 SAI3 内核时钟

100: 将 **per_ck** 时钟选作 SAI2 和 SAI3 内核时钟

其他: 保留, 禁止内核时钟

注: **I2S_CKIN** 为来自某个引脚的外部时钟。

位 5:3 保留, 必须保持复位值。

位 2:0 **SAI1SEL[2:0]**: SAI1 和 DFSDM1 内核 **Aclk** 时钟源选择 (SAI1 and DFSDM1 kernel Aclk clock source selection)

由软件置 1 和复位。

注意: 如果所选时钟为外部时钟, 且该时钟已停止, 则无法切换到其他时钟。有关更多信息, 请参见 [时钟开关和门控](#) 一节。

注: 由 **DFSDM1SEL** 进行 **DFSDM1** 时钟源选择。

000: 将 **pll1_q_ck** 时钟选作 SAI1 和 DFSDM1 **Aclk** 内核时钟 (复位后的默认值)

001: 将 **pll2_p_ck** 时钟选作 SAI1 和 DFSDM1 **Aclk** 内核时钟

010: 将 **pll3_p_ck** 时钟选作 SAI1 和 DFSDM1 **Aclk** 内核时钟

011: 将 **I2S_CKIN** 时钟选作 SAI1 和 DFSDM1 **Aclk** 内核时钟

100: 将 **per_ck** 时钟选作 SAI1 和 DFSDM1 **Aclk** 内核时钟

其他: 保留, 禁止内核时钟

注: **I2S_CKIN** 为来自某个引脚的外部时钟。

8.7.19 RCC 域 2 内核时钟配置寄存器 (RCC_D2CCIP2R)

RCC Domain 2 Kernel Clock Configuration Register

偏移地址: 0x054

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	LPTIM1SEL[2:0] ⁽¹⁾			Res.	Res.	Res.	Res.	CECSEL[1:0] ⁽¹⁾		USBSEL[1:0] ⁽¹⁾		Res.	Res.	Res.	Res.
	rw							rw		rw					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	I2C123SEL[1:0] ⁽¹⁾		Res.	Res.	RNGSEL[1:0] ⁽¹⁾		Res.	Res.	USART16SEL[2:0] ⁽¹⁾			USART234578SEL[2:0] ⁽¹⁾		
		rw				rw				rw			rw		

1. 允许实时更改时钟源，且不会违反时序。不过用户必须确保在切换期间以及在整个转换时间内，之前的时钟源和新时钟源均存在。请参见[时钟开关和门控](#)一节。

位 31 保留，必须保持复位值。

位 30:28 **LPTIM1SEL[2:0]**: LPTIM1 内核时钟源选择 (LPTIM1 kernel clock source selection)

由软件置 1 和复位。

000: 将 **rcc_pclk1** 时钟选作内核外设时钟 (复位后的默认值)

001: 将 **pll2_p_ck** 时钟选作内核外设时钟

010: 将 **pll3_r_ck** 时钟选作内核外设时钟

011: 将 **lse_ck** 时钟选作内核外设时钟

100: 将 **lsi_ck** 时钟选作内核外设时钟

101: 将 **per_ck** 时钟选作内核外设时钟

其他: 保留，禁止内核时钟

位 27:24 保留，必须保持复位值。

位 23:22 **CECSEL[1:0]**: HDMI-CEC 内核时钟源选择 (HDMI-CEC kernel clock source selection)

由软件置 1 和复位。

00: 将 **lse_ck** 时钟选作内核时钟 (复位后的默认值)

01: 将 **lsi_ck** 时钟选作内核时钟

10: 将 122 分频的 **csi_ker_ck** 选作内核时钟

11: 保留，禁止内核时钟

位 21:20 **USBSEL[1:0]**: USBOTG 1 和 2 内核时钟源选择 (USBOTG 1 and 2 kernel clock source selection)

由软件置 1 和复位。

00: 禁止内核时钟 (复位后的默认值)

01: 将 **pll1_q_ck** 时钟选作内核时钟

10: 将 **pll3_q_ck** 时钟选作内核时钟

11: 将 **hsi48_ck** 时钟选作内核时钟

位 19:14 保留，必须保持复位值。

位 13:12 **I2C123SEL[1:0]**: I2C1,2,3 内核时钟源选择 (I2C1,2,3 kernel clock source selection)

由软件置 1 和复位。

00: 将 **rcc_pclk1** 时钟选作内核时钟 (复位后的默认值)

01: 将 **pll3_r_ck** 时钟选作内核时钟

10: 将 **hsi_ker_ck** 时钟选作内核时钟

11: 将 **csi_ker_ck** 时钟选作内核时钟

位 11:10 保留，必须保持复位值。

位 9:8 **RNGSEL[1:0]**: RNG 内核时钟源选择 (RNG kernel clock source selection)

由软件置 1 和复位。

00: 将 **hsi48_ck** 时钟选作内核时钟 (复位后的默认值)

01: 将 **pll1_q_ck** 时钟选作内核时钟

10: 将 **lse_ck** 时钟选作内核时钟

11: 将 **lsi_ck** 时钟选作内核时钟

位 7:6 保留，必须保持复位值。

位 5:3 **USART16SEL[2:0]**: USART1 和 6 内核时钟源选择 (USART1 and 6 kernel clock source selection)

由软件置 1 和复位。

000: 将 **rcc_pclk2** 时钟选作内核时钟 (复位后的默认值)

001: 将 **pll2_q_ck** 时钟选作内核时钟

010: 将 **pll3_q_ck** 时钟选作内核时钟

011: 将 **hsi_ker_ck** 时钟选作内核时钟

100: 将 **csi_ker_ck** 时钟选作内核时钟

101: 将 **lse_ck** 时钟选作内核时钟

其他: 保留，禁止内核时钟

位 2:0 **USART234578SEL[2:0]**: USART2/3、UART4,5、7/8 (APB1) 内核时钟源选择 (USART2/3, UART4,5, 7/8 (APB1) kernel clock source selection)

由软件置 1 和复位。

000: 将 **rcc_pclk1** 时钟选作内核时钟 (复位后的默认值)

001: 将 **pll2_q_ck** 时钟选作内核时钟

010: 将 **pll3_q_ck** 时钟选作内核时钟

011: 将 **hsi_ker_ck** 时钟选作内核时钟

100: 将 **csi_ker_ck** 时钟选作内核时钟

101: 将 **lse_ck** 时钟选作内核时钟

其他: 保留，禁止内核时钟

8.7.20 RCC 域 3 内核时钟配置寄存器 (RCC_D3CCIPR)

RCC Domain 3 Kernel Clock Configuration Register

偏移地址: 0x058

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	SPI6SEL[2:0] ⁽¹⁾			Res.	SAI4BSEL[2:0] ⁽¹⁾			SAI4ASEL[2:0] ⁽¹⁾			Res.	Res.	Res.	ADCSEL[1:0] ⁽¹⁾	
	rw				rw			rw						rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LPTIM345SEL[2:0] ⁽¹⁾				LPTIM2SEL[2:0] ⁽¹⁾			I2C4SEL[1:0] ⁽¹⁾	Res.	Res.	Res.	Res.	Res.	LPUART1SEL[2:0] ⁽¹⁾		
rw				rw			rw						rw		

1. 允许实时更改时钟源，且不会违反时序。不过用户必须确保在切换期间以及在整个转换时间内，之前的时钟源和新时钟源均存在。请参见[时钟开关和门控](#)一节。

位 31 保留，必须保持复位值。

位 30:28 **SPI6SEL[2:0]**: SPI6 内核时钟源选择 (SPI6 kernel clock source selection)

由软件置 1 和复位。

000: 将 **rcc_pclk4** 时钟选作内核外设时钟 (复位后的默认值)

001: 将 **pll2_q_ck** 时钟选作内核外设时钟

010: 将 **pll3_q_ck** 时钟选作内核外设时钟

011: 将 **hsi_ker_ck** 时钟选作内核外设时钟

100: 将 **csi_ker_ck** 时钟选作内核外设时钟

101: 将 **hse_ck** 时钟选作内核外设时钟

其他: 保留，禁止内核时钟

位 27 保留，必须保持复位值。

位 26:24 **SAI4BSEL[2:0]**: SAI4 子模块 B 内核时钟源选择 (Sub-Block B of SAI4 kernel clock source selection)

由软件置 1 和复位。

注意: 如果所选时钟为外部时钟，且该时钟已停止，则无法切换到其他时钟。有关更多信息，请参见[时钟开关和门控](#)一节。

000: 将 **pll1_q_ck** 时钟选作内核外设时钟 (复位后的默认值)

001: 将 **pll2_p_ck** 时钟选作内核外设时钟

010: 将 **pll3_p_ck** 时钟选作内核外设时钟

011: 将 **I2S_CKIN** 时钟选作内核外设时钟

100: 将 **per_ck** 时钟选作内核外设时钟

其他: 保留，禁止内核时钟

注: **I2S_CKIN** 为来自某个引脚的外部时钟。

- 位 23:21 **SAI4ASEL[2:0]**: SAI4 子模块 A 内核时钟源选择 (Sub-Block A of SAI4 kernel clock source selection)
由软件置 1 和复位。
- 注意:** 如果所选时钟为外部时钟, 且该时钟已停止, 则无法切换到其他时钟。有关更多信息, 请参见[时钟开关和门控](#)一节。
- 000: 将 **pll1_q_ck** 时钟选作内核外设时钟 (复位后的默认值)
001: 将 **pll2_p_ck** 时钟选作内核外设时钟
010: 将 **pll3_p_ck** 时钟选作内核外设时钟
011: 将 **I2S_CKIN** 时钟选作内核外设时钟
100: 将 **per_ck** 时钟选作内核外设时钟
其他: 保留, 禁止内核时钟
- 注:** **I2S_CKIN** 为来自某个引脚的外部时钟。
- 位 20:18 保留, 必须保持复位值。
- 位 17:16 **ADCSEL[1:0]**: SAR ADC 内核时钟源选择 (SAR ADC kernel clock source selection)
由软件置 1 和复位。
- 00: 将 **pll2_p_ck** 时钟选作内核外设时钟 (复位后的默认值)
01: 将 **pll3_r_ck** 时钟选作内核外设时钟
10: 将 **per_ck** 时钟选作内核外设时钟
其他: 保留, 禁止内核时钟
- 位 15:13 **LPTIM345SEL[2:0]**: LPTIM3,4,5 内核时钟源选择 (LPTIM3,4,5 kernel clock source selection)
由软件置 1 和复位。
- 000: 将 **rcc_pclk4** 时钟选作内核外设时钟 (复位后的默认值)
001: 将 **pll2_p_ck** 时钟选作内核外设时钟
010: 将 **pll3_r_ck** 时钟选作内核外设时钟
011: 将 **lse_ck** 时钟选作内核外设时钟
100: 将 **lsi_ck** 时钟选作内核外设时钟
101: 将 **per_ck** 时钟选作内核外设时钟
其他: 保留, 禁止内核时钟
- 位 12:10 **LPTIM2SEL[2:0]**: LPTIM2 内核时钟源选择 (LPTIM2 kernel clock source selection)
由软件置 1 和复位。
- 000: 将 **rcc_pclk4** 时钟选作内核外设时钟 (复位后的默认值)
001: 将 **pll2_p_ck** 时钟选作内核外设时钟
010: 将 **pll3_r_ck** 时钟选作内核外设时钟
011: 将 **lse_ck** 时钟选作内核外设时钟
100: 将 **lsi_ck** 时钟选作内核外设时钟
101: 将 **per_ck** 时钟选作内核外设时钟
其他: 保留, 禁止内核时钟
- 位 9:8 **I2C4SEL[1:0]**: I2C4 内核时钟源选择 (I2C4 kernel clock source selection)
由软件置 1 和复位。
- 00: 将 **rcc_pclk4** 时钟选作内核外设时钟 (复位后的默认值)
01: 将 **pll3_r_ck** 时钟选作内核外设时钟
10: 将 **hsi_ker_ck** 时钟选作内核外设时钟
11: 将 **csi_ker_ck** 时钟选作内核外设时钟
- 位 7:3 保留, 必须保持复位值。

位 2:0 **LPUART1SEL[2:0]**: LPUART1 内核时钟源选择 (LPUART1 kernel clock source selection)

由软件置 1 和复位。

000: 将 **rcc_pclk_d3** 时钟选作内核外设时钟 (复位后的默认值)

001: 将 **pll2_q_ck** 时钟选作内核外设时钟

010: 将 **pll3_q_ck** 时钟选作内核外设时钟

011: 将 **hsi_ker_ck** 时钟选作内核外设时钟

100: 将 **csi_ker_ck** 时钟选作内核外设时钟

101: 将 **lse_ck** 时钟选作内核外设时钟

其他: 保留, 禁止内核时钟

8.7.21 RCC 时钟源中断使能寄存器 (RCC_CIER)

RCC Clock Source Interrupt Enable Register

偏移地址: 0x060

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	LSECSSIE	PLL3RDYIE	PLL2RDYIE	PLL1RDYIE	HSI48RDYIE	CSIRDYIE	HSERDYIE	HSIRDYIE	LSERDYIE	LSIRDYIE
						r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

位 31:10 保留, 必须保持复位值。

位 9 **LSECSSIE**: LSE 时钟安全系统中断使能 (LSE clock security system Interrupt Enable)

由软件置 1 和复位, 用于使能/禁止由外部 32 kHz 振荡器上的时钟安全系统引起的中断。

0: 禁止 LSE CSS 中断 (复位后的默认值)

1: 使能 LSE CSS 中断

位 8 **PLL3RDYIE**: PLL3 就绪中断使能 (PLL3 ready Interrupt Enable)

由软件置 1 和复位, 用于使能/禁止由 PLL3 锁定引起的中断。

0: 禁止 PLL3 锁定中断 (复位后的默认值)

1: 使能 PLL3 锁定中断

位 7 **PLL2RDYIE**: PLL2 就绪中断使能 (PLL2 ready Interrupt Enable)

由软件置 1 和复位, 用于使能/禁止由 PLL2 锁定引起的中断。

0: 禁止 PLL2 锁定中断 (复位后的默认值)

1: 使能 PLL2 锁定中断

位 6 **PLL1RDYIE**: PLL1 就绪中断使能 (PLL1 ready Interrupt Enable)

由软件置 1 和复位, 用于使能/禁止由 PLL1 锁定引起的中断。

0: 禁止 PLL1 锁定中断 (复位后的默认值)

1: 使能 PLL1 锁定中断

位 5 HSI48RDYIE: HSI48 就绪中断使能 (HSI48 ready Interrupt Enable)

由软件置 1 和复位，用于使能/禁止由 HSI48 振荡器稳定所引起的中断。

0: 禁止 HSI48 就绪中断（复位后的默认值）

1: 使能 HSI48 就绪中断

位 4 CSIRDYIE: CSI 就绪中断使能 (CSI ready Interrupt Enable)

由软件置 1 和复位，用于使能/禁止由 CSI 振荡器稳定所引起的中断。

0: 禁止 CSI 就绪中断（复位后的默认值）

1: 使能 CSI 就绪中断

位 3 HSERDYIE: HSE 就绪中断使能 (HSE ready interrupt enable)

由软件置 1 和复位，用于使能/禁止由 HSE 振荡器稳定所引起的中断。

0: 禁止 HSE 就绪中断（复位后的默认值）

1: 使能 HSE 就绪中断

位 2 HSIRDYIE: HSI 就绪中断使能 (HSI ready interrupt enable)

由软件置 1 和复位，用于使能/禁止由 HSI 振荡器稳定所引起的中断。

0: 禁止 HSI 就绪中断（复位后的默认值）

1: 使能 HSI 就绪中断

位 1 LSE RDYIE: LSE 就绪中断使能 (LSE ready interrupt enable)

由软件置 1 和复位，用于使能/禁止由 LSE 振荡器稳定所引起的中断。

0: 禁止 LSE 就绪中断（复位后的默认值）

1: 使能 LSE 就绪中断

位 0 LSIRDYIE: LSI 就绪中断使能 (LSI ready interrupt enable)

由软件置 1 和复位，用于使能/禁止由 LSI 振荡器稳定所引起的中断。

0: 禁止 LSI 就绪中断（复位后的默认值）

1: 使能 LSI 就绪中断

8.7.22 RCC 时钟源中断标志寄存器 (RCC_CIFR)

RCC Clock Source Interrupt Flag Register

偏移地址: 0x64

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	HSECSSF	LSECSSF	PLL3RDYF	PLL2RDYF	PLL1RDYF	HSI48RDYF	CSIRDYF	HSERDYF	HSIRDYF	LSERDYF	LSIRDYF
					r	r	r	r	r	r	r	r	r	r	r

位 31:11 保留, 必须保持复位值。

位 10 HSECSSF: HSE 时钟安全系统中断标志 (HSE clock security system Interrupt Flag)

通过软件写入 HSECSSC 位进行复位。

如果 HSE 时钟出现故障, 则由硬件置 1。

0: 未因 HSE 时钟故障而引起时钟安全中断 (复位后的默认值)

1: 因 HSE 时钟故障而引起时钟安全中断

位 9 LSECSSF: LSE 时钟安全系统中断标志 (LSE clock security system Interrupt Flag)

通过软件写入 LSECSSC 位进行复位。

当外部 32 kHz 振荡器中检测到故障且 LSECSSIE 置 1 时由硬件置 1。

0: 未在外部 32 kHz 振荡器上检测到故障 (复位后的默认值)

1: 在外部 32 kHz 振荡器上检测到故障

位 8 PLL3RDYF: PLL3 就绪中断标志 (PLL3 ready Interrupt Flag)

通过软件写入 PLL3RDYC 位进行复位。

当 PLL3 锁定并且 PLL3RDYIE 置 1 时由硬件置 1。

0: 未因 PLL3 锁定而引起时钟就绪中断 (复位后的默认值)

1: 因 PLL3 锁定而引起时钟就绪中断

位 7 PLL2RDYF: PLL2 就绪中断标志 (PLL2 ready Interrupt Flag)

通过软件写入 PLL2RDYC 位进行复位。

当 PLL2 锁定并且 PLL2RDYIE 置 1 时由硬件置 1。

0: 未因 PLL2 锁定而引起时钟就绪中断 (复位后的默认值)

1: 因 PLL2 锁定而引起时钟就绪中断

位 6 PLL1RDYF: PLL1 就绪中断标志 (PLL1 ready Interrupt Flag)

通过软件写入 PLL1RDYC 位进行复位。

当 PLL1 锁定并且 PLL1RDYIE 置 1 时由硬件置 1。

0: 未因 PLL1 锁定而引起时钟就绪中断 (复位后的默认值)

1: 因 PLL1 锁定而引起时钟就绪中断

位 5 HSI48RDYF: HSI48 就绪中断标志 (HSI48 ready Interrupt Flag)

通过软件写入 HSI48RDYC 位进行复位。

当 HSI48 时钟稳定且 HSI48RDYIE 置 1 时由硬件置 1。

0: 未因 HSI48 振荡器而引起时钟就绪中断 (复位后的默认值)

1: 因 HSI48 振荡器引起时钟就绪中断

位 4 CSIRDYF: CSI 就绪中断标志 (CSI ready Interrupt Flag)

通过软件写入 CSIRDYC 位进行复位。

当 CSI 时钟稳定且 CSIRDYIE 置 1 时由硬件置 1。

0: 未因 CSI 而引起时钟就绪中断 (复位后的默认值)

1: 因 CSI 引起时钟就绪中断

位 3 HSERDYF: HSE 就绪中断标志 (HSE ready Interrupt Flag)

通过软件写入 HSERDYC 位进行复位。

当 HSE 时钟稳定且 HSERDYIE 置 1 时由硬件置 1。

0: 未因 HSE 而引起时钟就绪中断 (复位后的默认值)

1: 因 HSE 引起时钟就绪中断

位 2 HSIRDYF: HSI 就绪中断标志 (HSI ready Interrupt Flag)

通过软件写入 HSIRDYC 位进行复位。

当 HSI 时钟稳定且 HSIRDYIE 置 1 时由硬件置 1。

0: 未因 HSI 而引起时钟就绪中断 (复位后的默认值)

1: 因 HSI 引起时钟就绪中断

位 1 LSERDYF: LSE 就绪中断标志 (LSE ready Interrupt Flag)

通过软件写入 LSERDYC 位进行复位。

当 LSE 时钟稳定且 LSERDYIE 置 1 时由硬件置 1。

0: 未因 LSE 而引起时钟就绪中断 (复位后的默认值)

1: 因 LSE 引起时钟就绪中断

位 0 LSIRDYF: LSI 就绪中断标志 (LSI ready Interrupt Flag)

通过软件写入 LSIRDYC 位进行复位。

当 LSI 时钟稳定且 LSIRDYIE 置 1 时由硬件置 1。

0: 未因 LSI 而引起时钟就绪中断 (复位后的默认值)

1: 因 LSI 引起时钟就绪中断

8.7.23 RCC 时钟源中断清零寄存器 (RCC_CICR)

RCC Clock Source Interrupt Clear Register

偏移地址: 0x68

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	HSECSSC	LSECSSC	PLL3RDYC	PLL2RDYC	PLL1RDYC	HSI48RDYC	CSIRDYC	HSERDYC	HSIRDYC	LSERDYC	LSIRDYC
					rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

位 31:11 保留, 必须保持复位值。

位 10 **HSECSSC**: HSE 时钟安全系统中断清零 (HSE clock security system Interrupt Clear)

由软件置 1, 用于将 HSECSSF 清零。

完成清零后由硬件复位。

0: 对 HSECSSF 无影响 (复位后的默认值)

1: 已将 HSECSSF 清零

位 9 **LSECSSC**: LSE 时钟安全系统中断清零 (LSE clock security system Interrupt Clear)

由软件置 1, 用于将 LSECSSF 清零。

完成清零后由硬件复位。

0: 对 LSECSSF 无影响 (复位后的默认值)

1: 已将 LSECSSF 清零

位 8 **PLL3RDYC**: PLL3 就绪中断清零 (PLL3 ready Interrupt Clear)

由软件置 1, 用于将 PLL3RDYF 清零。

完成清零后由硬件复位。

0: 对 PLL3RDYF 无影响 (复位后的默认值)

1: 已将 PLL3RDYF 清零

位 7 **PLL2RDYC**: PLL2 就绪中断清零 (PLL2 ready Interrupt Clear)

由软件置 1, 用于将 PLL2RDYF 清零。

完成清零后由硬件复位。

0: 对 PLL2RDYF 无影响 (复位后的默认值)

1: 已将 PLL2RDYF 清零

位 6 **PLL1RDYC**: PLL1 就绪中断清零 (PLL1 ready Interrupt Clear)

由软件置 1, 用于将 PLL1RDYF 清零。

完成清零后由硬件复位。

0: 对 PLL1RDYF 无影响 (复位后的默认值)

1: 已将 PLL1RDYF 清零

位 5 **HSI48RDYC**: HSI48 就绪中断清零 (HSI48 ready Interrupt Clear)

由软件置 1, 用于将 HSI48RDYF 清零。

完成清零后由硬件复位。

0: 对 HSI48RDYF 无影响 (复位后的默认值)

1: 已将 HSI48RDYF 清零

- 位 4 **CSIRDYC**: CSI 就绪中断清零 (CSI ready Interrupt Clear)
由软件置 1, 用于将 CSIRDYF 清零。
完成清零后由硬件复位。
0: 对 CSIRDYF 无影响 (复位后的默认值)
1: 已将 CSIRDYF 清零
- 位 3 **HSERDYC**: HSE 就绪中断清零 (HSE ready interrupt clear)
由软件置 1, 用于将 HSERDYF 清零。
完成清零后由硬件复位。
0: 对 HSERDYF 无影响 (复位后的默认值)
1: 已将 HSERDYF 清零
- 位 2 **HSIRDYC**: HSI 就绪中断清零 (HSI ready interrupt clear)
由软件置 1, 用于将 HSIRDYF 清零。
完成清零后由硬件复位。
0: 对 HSIRDYF 无影响 (复位后的默认值)
1: 已将 HSIRDYF 清零
- 位 1 **LSERDYC**: LSE 就绪中断清零 (LSE ready interrupt clear)
由软件置 1, 用于将 LSERDYF 清零。
完成清零后由硬件复位。
0: 对 LSERDYF 无影响 (复位后的默认值)
1: 已将 LSERDYF 清零
- 位 0 **LSIRDYC**: LSI 就绪中断清零 (LSI ready interrupt clear)
由软件置 1, 用于将 LSIRDYF 清零。
完成清零后由硬件复位。
0: 对 LSIRDYF 无影响 (复位后的默认值)
1: 已将 LSIRDYF 清零

8.7.24 RCC 备份域控制寄存器 (RCC_BDCR)

RCC Backup Domain Control Register

偏移地址：0x070

复位值：0x0000 0000，通过备份域复位进行复位。

访问：0 ≤ 等待周期 ≤ 7，按字、半字和字节访问。连续访问该寄存器时，则插入等待周期。

系统复位后，RCC_BDCR 寄存器受写保护。要修改此寄存器，[PWR 控制寄存器 1 \(PWR_CR1\)](#) 中的 DBP 位必须置“1”。只有备份域复位后，RCC_BDCR 位才能复位（请参见 [第 8.4.6 节：备份域复位](#)）。其他内部复位或外部复位对这些位不会有任何影响。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BDRST
															r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCEN	Res.	Res.	Res.	Res.	Res.	RTCSEL[1:0]		Res.	LSECSSD	LSECSSON	LSEDRV[1:0]		LSEBYP	LSERDY	LSEON
r/w						r/w			r	rs	r/w		r/w	r	r/w

位 31:17 保留，必须保持复位值。

位 16 **BDRST**：备份域软件复位 (Backup domain software reset)

由软件置 1 和复位。

0：复位未激活（备份域复位后的默认值）

1：复位整个 VSW 域

位 15 **RTCEN**：RTC 时钟使能 (RTC clock enable)

由软件置 1 和复位。

0：禁止 **rtc_ck** 时钟（备份域复位后的默认值）

1：使能 **rtc_ck** 时钟

位 14:10 保留，必须保持复位值。

位 9:8 **RTCSEL[1:0]**：RTC 时钟源选择 (RTC clock source selection)

由软件置 1，用于为 RTC 选择时钟源。这些位只能写入一次（在 LSE 上检测到故障的情况除外）。这些位必须在使能 LSECSSON 之前写入。BDRST 位可用于复位这些位，然后该位可再次写入。

如果将 HSE 选作 RTC 时钟：在系统处于停止模式或在发生引脚复位 (NRST) 时，该时钟将丢失。

00：无时钟（备份域复位后的默认值）

01：将 LSE 时钟用作 RTC 时钟

10：将 LSI 时钟用作 RTC 时钟

11：将以 RTCPRE 值进行分频的 HSE 时钟用作 RTC 时钟

位 7 保留，必须保持复位值。

位 6 LSECSSD: LSE 时钟安全系统故障检测 (LSE clock security system failure detection)

由硬件置 1，用于指示外部 32 kHz 振荡器上的时钟安全系统何时检测到故障。

0: 未在 32 kHz 振荡器上检测到故障 (备份域复位后的默认值)

1: 在 32 kHz 振荡器上检测到故障

位 5 LSECSSON: LSE 时钟安全系统使能 (LSE clock security system enable)

由软件置 1，用于使能 32 kHz 振荡器上的时钟安全系统。

在 LSE 使能 (已使能 LSEON) 和就绪 (由硬件将 LSE RDY 置 1) 后以及在选择 RTCSEL 后，LSECSSON 必须使能。

该位一旦使能便不能禁止，但检测到 LSE 故障 (LSECSSD = “1”) 后除外。此时，软件必须禁止 LSECSSON。

0: 32 kHz 振荡器上的时钟安全系统关闭 (备份域复位后的默认值)

1: 32 kHz 振荡器上的时钟安全系统开启

位 4:3 LSEDRV[1:0]: LSE 振荡器驱动能力 (LSE oscillator driving capability)

由软件置 1，用于选择 LSE 振荡器的驱动能力。

00: 最低驱动 (备份域复位后的默认值)

01: 中低驱动

10: 中高驱动

11: 最高驱动

位 2 LSEBYP: LSE 振荡器旁路 (LSE oscillator bypass)

由软件置 1 和复位，用于在调试模式下旁路振荡器。在 LSE 使能 (通过 LSEON) 或就绪 (LSE RDY = “1”) 时，不能写入该位

0: 不旁路 LSE 振荡器 (备份域复位后的默认值)

1: 旁路 LSE 振荡器

位 1 LSE RDY: LSE 振荡器就绪 (LSE oscillator ready)

由硬件置 1 和复位，用于指示 LSE 已稳定。将 LSEON 设为 “0” 后，该位需要经过 6 个 *lse_ck* 时钟周期才能变为低电平。

0: LSE 振荡器未就绪 (备份域复位后的默认值)

1: LSE 振荡器已就绪

位 0 LSEON: LSE 振荡器使能 (LSE oscillator enabled)

由软件置 1 和复位。

0: LSE 振荡器关闭 (备份域复位后的默认值)

1: LSE 振荡器开启

8.7.25 RCC 时钟控制和状态寄存器 (RCC_CSR)

RCC Clock Control and Status Register

偏移地址：0x074

复位值：0x0000 0000

访问：0 ≤ 等待周期 ≤ 7，按字、半字和字节访问

连续访问该寄存器时，则插入等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSIRDY	LSION
														r	rw

位 31:2 保留，必须保持复位值。

位 1 LSIRDY: LSI 振荡器就绪 (LSI oscillator ready)

- 由硬件置 1 和复位，用于指示低速内部 RC 振荡器已稳定。
- 将 LSION 设为 “0” 后，该位需要经过 3 个 **lsi_ck** 时钟周期才能变为低电平。
- 如果存在 LSE 上的时钟安全系统、低速看门狗或 RTC 发出的 LSI 时钟请求，即使 LSION 未使能，该位也可置 1。
- 0: LSI 时钟未就绪（复位后的默认值）
- 1: LSI 时钟已就绪

位 0 LSION: LSI 振荡器使能 (LSI oscillator enable)

- 由软件置 1 和复位。
- 0: LSI 关闭（复位后的默认值）
- 1: LSI 开启

8.7.26 RCC AHB3 复位寄存器 (RCC_AHB3RSTR)

RCC AHB3 Reset Register

偏移地址: 0x07C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CPURST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1RST
rs															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	QSPIRST	Res.	FMCIRST	Res.	Res.	Res.	Res.	Res.	Res.	JPGDECRST	DMA2DRST	Res.	Res.	Res.	MDMARST
	rw		rw							rw	rw				rw

位 31 **CPURST**: CPU 复位 (CPU reset)

由软件置 1, 由硬件复位

0: 不复位 CPU (复位后的默认值)

1: 复位 CPU, 位自动零。

位 30:17 保留, 必须保持复位值。

位 16 **SDMMC1RST**: SDMMC1 和 SDMMC1 延迟模块复位 (SDMMC1 and SDMMC1 delay block reset)

由软件置 1 和复位。

0: 不复位 SDMMC1 和 SDMMC1 延迟模块 (复位后的默认值)

1: 复位 SDMMC1 和 SDMMC1 延迟模块

位 15 保留, 必须保持复位值。

位 14 **QSPIRST**: QUADSPI 和 QUADSPI 延迟模块复位 (QUADSPI and QUADSPI delay block reset)

由软件置 1 和复位。

0: 不复位 QUADSPI 和 QUADSPI 延迟模块 (复位后的默认值)

1: 复位 QUADSPI 和 QUADSPI 延迟模块

位 13 保留, 必须保持复位值。

位 12 **FMCIRST**: FMC 模块复位 (FMC block reset)

由软件置 1 和复位。

0: 不复位 FMC 模块 (复位后的默认值)

1: 复位 FMC 模块

位 11:6 保留, 必须保持复位值。

位 5 **JPGDECRST**: JPGDEC 模块复位 (JPGDEC block reset)

由软件置 1 和复位。

0: 不复位 JPGDEC 模块 (复位后的默认值)

1: 复位 JPGDEC 模块

位 4 **DMA2DRST**: DMA2D 模块复位 (DMA2D block reset)

由软件置 1 和复位。

0: 不复位 DMA2D 模块 (复位后的默认值)

1: 复位 DMA2D 模块

位 3:1 保留, 必须保持复位值。

位 0 **MDMARST**: MDMA 模块复位 (MDMA block reset)

由软件置 1 和复位。

0: 不复位 MDMA 模块 (复位后的默认值)

1: 复位 MDMA 模块

8.7.27 RCC AHB1 外设复位寄存器 (RCC_AHB1RSTR)

RCC AHB1 Peripheral Reset Register

偏移地址: 0x080

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	USB2OTGRST	Res.	USB1OTGRST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
				rw		rw									
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETH1MACRST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12RST	Res.	Res.	Res.	DMA2RST	DMA1RST
rw										rw				rw	rw

位 31:28 保留, 必须保持复位值。

位 27 **USB2OTGRST**: USB2OTG 模块复位 (USB2OTG block reset)

由软件置 1 和复位。

0: 不复位 USB2OTG 模块 (复位后的默认值)

1: 复位 USB2OTG 模块

位 26 保留, 必须保持复位值。

位 25 **USB1OTGRST**: USB1OTG 模块复位 (USB1OTG block reset)

由软件置 1 和复位。

0: 不复位 USB1OTG 模块 (复位后的默认值)

1: 复位 USB1OTG 模块

位 24:16 保留, 必须保持复位值。

位 15 **ETH1MACRST**: ETH1MAC 模块复位 (ETH1MAC block reset)

由软件置 1 和复位。

0: 不复位 ETH1MAC 模块 (复位后的默认值)

1: 复位 ETH1MAC 模块

位 14:6 保留, 必须保持复位值。

位 5 **ADC12RST**: ADC1 和 2 模块复位 (ADC1 and 2 block reset)

由软件置 1 和复位。

0: 不复位 ADC1 和 2 模块 (复位后的默认值)

1: 复位 ADC1 和 2 模块

位 4:2 保留, 必须保持复位值。

位 1 **DMA2RST**: DMA2 模块复位 (DMA2 block reset)

由软件置 1 和复位。

0: 不复位 DMA2 模块 (复位后的默认值)

1: 复位 DMA2 模块

位 0 **DMA1RST**: DMA1 模块复位 (DMA1 block reset)

由软件置 1 和复位。

0: 不复位 DMA1 模块 (复位后的默认值)

1: 复位 DMA1 模块

8.7.28 RCC AHB2 外设复位寄存器 (RCC_AHB2RSTR)

RCC AHB2 Peripheral Reset Register

偏移地址: 0x084

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2RST	Res.	Res.	RNGRST	HASHRST	CRYPTRST	Res.	Res.	Res.	CAMIFRST
						rw			rw	rw	rw				rw

位 31:10 保留, 必须保持复位值。

位 9 **SDMMC2RST**: SDMMC2 和 SDMMC2 延迟模块复位 (SDMMC2 and SDMMC2 Delay block reset)

由软件置 1 和复位。

0: 不复位 SDMMC2 和 SDMMC2 延迟模块 (复位后的默认值)

1: 复位 SDMMC2 和 SDMMC2 延迟模块

位 8:7 保留, 必须保持复位值。

位 6 **RNGRST**: 随机数发生器模块复位 (Random Number Generator block reset)

由软件置 1 和复位。

0: 不复位 RNG 模块 (复位后的默认值)

1: 复位 RNG 模块

位 5 **HASHRST**: 散列模块复位 (Hash block reset)

由软件置 1 和复位。

0: 不复位散列模块 (复位后的默认值)

1: 复位散列模块

位 4 **CRYPTRST**: 加密模块复位 (Cryptography block reset)

由软件置 1 和复位。

0: 不复位加密模块 (复位后的默认值)

1: 复位加密模块

位 3:1 保留, 必须保持复位值。

位 0 **CAMITFRST**: CAMITF 模块复位 (CAMITF block reset)

由软件置 1 和复位。

0: 不复位 CAMITF 模块 (复位后的默认值)

1: 复位 CAMITF 模块

8.7.29 RCC AHB4 外设复位寄存器 (RCC_AHB4RSTR)

RCC AHB4 Peripheral Reset Register

偏移地址: 0x088

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	HSEMRST	ADC3RST	Res.	Res.	BDMARST	Res.	CRCRST	Res.	Res.	Res.
						rw	rw			rw		rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	GPIOKRST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST	GPIORST
					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位 31:26 保留, 必须保持复位值。

位 25 **HSEMRST**: HSEM 模块复位 (HSEM block reset)

由软件置 1 和复位。

0: 不复位 HSEM 模块 (复位后的默认值)

1: 复位 HSEM 模块

位 24 **ADC3RST**: ADC3 模块复位 (ADC3 block reset)

由软件置 1 和复位。

0: 不复位 ADC3 模块 (复位后的默认值)

1: 复位 ADC3 模块

位 23:22 保留, 必须保持复位值。

位 21 **BDMARST**: BDMA 模块复位 (BDMA block reset)

由软件置 1 和复位。

0: 不复位 BDMA 模块 (复位后的默认值)

1: 复位 BDMA 模块

位 20 保留, 必须保持复位值。

位 19 CRCRST: CRC 模块复位 (CRC block reset)

由软件置 1 和复位。

0: 不复位 CRC 模块 (复位后的默认值)

1: 复位 CRC 模块

位 18:11 保留, 必须保持复位值。

位 10 GPIOKRST: GPIOK 模块复位 (GPIOK block reset)

由软件置 1 和复位。

0: 不复位 GPIOK 模块 (复位后的默认值)

1: 复位 GPIOK 模块

位 9 GPIOJRST: GPIOJ 模块复位 (GPIOJ block reset)

由软件置 1 和复位。

0: 不复位 GPIOJ 模块 (复位后的默认值)

1: 复位 GPIOJ 模块

位 8 GPIOIRST: GPIOI 模块复位 (GPIOI block reset)

由软件置 1 和复位。

0: 不复位 GPIOI 模块 (复位后的默认值)

1: 复位 GPIOI 模块

位 7 GPIOHRST: GPIOH 模块复位 (GPIOH block reset)

由软件置 1 和复位。

0: 不复位 GPIOH 模块 (复位后的默认值)

1: 复位 GPIOH 模块

位 6 GPIOGRST: GPIOG 模块复位 (GPIOG block reset)

由软件置 1 和复位。

0: 不复位 GPIOG 模块 (复位后的默认值)

1: 复位 GPIOG 模块

位 5 GPIOFRST: GPIOF 模块复位 (GPIOF block reset)

由软件置 1 和复位。

0: 不复位 GPIOF 模块 (复位后的默认值)

1: 复位 GPIOF 模块

位 4 GPIOERST: GPIOE 模块复位 (GPIOE block reset)

由软件置 1 和复位。

0: 不复位 GPIOE 模块 (复位后的默认值)

1: 复位 GPIOE 模块

位 3 GPIODRST: GPIOD 模块复位 (GPIOD block reset)

由软件置 1 和复位。

0: 不复位 GPIOD 模块 (复位后的默认值)

1: 复位 GPIOD 模块

位 2 **GPIOCRST**: GPIOC 模块复位 (GPIOC block reset)

由软件置 1 和复位。

0: 不复位 GPIOC 模块 (复位后的默认值)

1: 复位 GPIOC 模块

位 1 **GPIOBRST**: GPIOB 模块复位 (GPIOB block reset)

由软件置 1 和复位。

0: 不复位 GPIOB 模块 (复位后的默认值)

1: 复位 GPIOB 模块

位 0 **GPIOA**RST: GPIOA 模块复位 (GPIOA block reset)

由软件置 1 和复位。

0: 不复位 GPIOA 模块 (复位后的默认值)

1: 复位 GPIOA 模块

8.7.30 RCC APB3 外设复位寄存器 (RCC_APB3RSTR)

RCC APB3 Peripheral Reset Register

偏移地址: 0x08C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LTD	Res.	Res.	Res.
												CRST			
												rw			

位 31:4 保留, 必须保持复位值。

位 3 **LTD**CRST: LTDC 模块复位 (LTDC block reset)

由软件置 1 和复位。

0: 不复位 LTDC 模块 (复位后的默认值)

1: 复位 LTDC 模块

位 2:0 保留, 必须保持复位值。

8.7.31 RCC APB1 外设复位寄存器 (RCC_APB1LRSTR)

RCC APB1 Peripheral Reset Register

偏移地址: 0x090

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UART8RST	UART7RST	DAC12RST	Res.	HDMICECRST	Res.	Res.	Res.	I2C3RST	I2C2RST	I2C1RST	UART5RST	UART4RST	USART3RST	USART2RST	SPDIFRXRST
rw	rw	rw		rw				rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3RST	SPI2RST	Res.	Res.	Res.	Res.	LPTIM1RST	TIM14RST	TIM13RST	TIM12RST	TIM7RST	TIM6RST	TIM5RST	TIM4RST	TIM3RST	TIM2RST
rw	rw					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位 31 **UART8RST**: UART8 模块复位 (UART8 block reset)

由软件置 1 和复位。

0: 不复位 UART8 模块 (复位后的默认值)

1: 复位 UART8 模块

位 30 **UART7RST**: UART7 模块复位 (UART7 block reset)

由软件置 1 和复位。

0: 不复位 UART7 模块 (复位后的默认值)

1: 复位 UART7 模块

位 29 **DAC12RST**: DAC1 和 2 模块复位 (DAC1 and 2 Blocks Reset)

由软件置 1 和复位。

0: 不复位 DAC1 和 2 模块 (复位后的默认值)

1: 复位 DAC1 和 2 模块

位 28 保留, 必须保持复位值。

位 27 **HDMICECRST**: HDMI-CEC 模块复位 (HDMI-CEC block reset)

由软件置 1 和复位。

0: 不复位 HDMI-CEC 模块 (复位后的默认值)

1: 复位 HDMI-CEC 模块

位 26:24 保留, 必须保持复位值。

位 23 **I2C3RST**: I2C3 模块复位 (I2C3 block reset)

由软件置 1 和复位。

0: 不复位 I2C3 模块 (复位后的默认值)

1: 复位 I2C3 模块

位 22 **I2C2RST**: I2C2 模块复位 (I2C2 block reset)

由软件置 1 和复位。

0: 不复位 I2C2 模块 (复位后的默认值)

1: 复位 I2C2 模块

- 位 21 **I2C1RST**: I2C1 模块复位 (I2C1 block reset)
由软件置 1 和复位。
0: 不复位 I2C1 模块 (复位后的默认值)
1: 复位 I2C1 模块
- 位 20 **UART5RST**: UART5 模块复位 (UART5 block reset)
由软件置 1 和复位。
0: 不复位 UART5 模块 (复位后的默认值)
1: 复位 UART5 模块
- 位 19 **UART4RST**: UART4 模块复位 (UART4 block reset)
由软件置 1 和复位。
0: 不复位 UART4 模块 (复位后的默认值)
1: 复位 UART4 模块
- 位 18 **USART3RST**: USART3 模块复位 (USART3 block reset)
由软件置 1 和复位。
0: 不复位 USART3 模块 (复位后的默认值)
1: 复位 USART3 模块
- 位 17 **USART2RST**: USART2 模块复位 (USART2 block reset)
由软件置 1 和复位。
0: 不复位 USART2 模块 (复位后的默认值)
1: 复位 USART2 模块
- 位 16 **SPDIFRXRST**: SPDIFRX 模块复位 (SPDIFRX block reset)
由软件置 1 和复位。
0: 不复位 SPDIFRX 模块 (复位后的默认值)
1: 复位 SPDIFRX 模块
- 位 15 **SPI3RST**: SPI3 模块复位 (SPI3 block reset)
由软件置 1 和复位。
0: 不复位 SPI3 模块 (复位后的默认值)
1: 复位 SPI3 模块
- 位 14 **SPI2RST**: SPI2 模块复位 (SPI2 block reset)
由软件置 1 和复位。
0: 不复位 SPI2 模块 (复位后的默认值)
1: 复位 SPI2 模块
- 位 13:10 保留, 必须保持复位值。
- 位 9 **LPTIM1RST**: LPTIM1 模块复位 (LPTIM1 block reset)
由软件置 1 和复位。
0: 不复位 LPTIM1 模块 (复位后的默认值)
1: 复位 LPTIM1 模块
- 位 8 **TIM14RST**: TIM14 模块复位 (TIM14 block reset)
由软件置 1 和复位。
0: 不复位 TIM14 模块 (复位后的默认值)
1: 复位 TIM14 模块
- 位 7 **TIM13RST**: TIM13 模块复位 (TIM13 block reset)
由软件置 1 和复位。
0: 不复位 TIM13 模块 (复位后的默认值)
1: 复位 TIM13 模块

位 6 TIM12RST: TIM12 模块复位 (TIM12 block reset)

由软件置 1 和复位。

0: 不复位 TIM12 模块 (复位后的默认值)

1: 复位 TIM12 模块

位 5 TIM7RST: TIM7 模块复位 (TIM7 block reset)

由软件置 1 和复位。

0: 不复位 TIM7 模块 (复位后的默认值)

1: 复位 TIM7 模块

位 4 TIM6RST: TIM6 模块复位 (TIM6 block reset)

由软件置 1 和复位。

0: 不复位 TIM6 模块 (复位后的默认值)

1: 复位 TIM6 模块

位 3 TIM5RST: TIM5 模块复位 (TIM5 block reset)

由软件置 1 和复位。

0: 不复位 TIM5 模块 (复位后的默认值)

1: 复位 TIM5 模块

位 2 TIM4RST: TIM4 模块复位 (TIM4 block reset)

由软件置 1 和复位。

0: 不复位 TIM4 模块 (复位后的默认值)

1: 复位 TIM4 模块

位 1 TIM3RST: TIM3 模块复位 (TIM3 block reset)

由软件置 1 和复位。

0: 不复位 TIM3 模块 (复位后的默认值)

1: 复位 TIM3 模块

位 0 TIM2RST: TIM2 模块复位 (TIM2 block reset)

由软件置 1 和复位。

0: 不复位 TIM2 模块 (复位后的默认值)

1: 复位 TIM2 模块

8.7.32 RCC APB1 外设复位寄存器 (RCC_APB1HRSTR)

RCC APB1 Peripheral Reset Register

偏移地址: 0x094

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANRST	Res.	Res.	MDIOSRST	OPAMPRST	Res.	SWPRST	CRSRST	Res.
							rw			rw	rw		rw	rw	

位 31:9 保留, 必须保持复位值。

位 8 **FDCANRST**: FDCAN 模块复位 (FDCAN block reset)

由软件置 1 和复位。

0: 不复位 FDCAN 模块 (复位后的默认值)

1: 复位 FDCAN 模块

位 7:6 保留, 必须保持复位值。

位 5 **MDIOSRST**: MDIOS 模块复位 (MDIOS block reset)

由软件置 1 和复位。

0: 不复位 MDIOS 模块 (复位后的默认值)

1: 复位 MDIOS 模块

位 4 **OPAMPRST**: OPAMP 模块复位 (OPAMP block reset)

由软件置 1 和复位。

0: 不复位 OPAMP 模块 (复位后的默认值)

1: 复位 OPAMP 模块

位 3 保留, 必须保持复位值。

位 2 **SWPRST**: SWPMI 模块复位 (SWPMI block reset)

由软件置 1 和复位。

0: 不复位 SWPMI 模块 (复位后的默认值)

1: 复位 SWPMI 模块

位 1 **CRSRST**: 时钟恢复系统复位 (Clock Recovery System reset)

由软件置 1 和复位。

0: 不复位 CRS (复位后的默认值)

1: 复位 CRS

位 0 保留, 必须保持复位值。

8.7.33 RCC APB2 外设复位寄存器 (RCC_APB2RSTR)

RCC APB2 Peripheral Reset Register

偏移地址: 0x098

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	HRTIMRST	DFSDM1RST	Res.	Res.	Res.	SAI3RST	SAI2RST	SAI1RST	Res.	SPI5RST	Res.	TIM17RST	TIM16RST	TIM15RST
		r/w	r/w				r/w	r/w	r/w		r/w		r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	SPI4RST	SPI1RST	Res.	Res.	Res.	Res.	Res.	Res.	USART6RST	USART1RST	Res.	Res.	TIM8RST	TIM1RST
		r/w	r/w							r/w	r/w			r/w	r/w

位 31:30 保留, 必须保持复位值。

位 29 **HRTIMRST**: HRTIM 模块复位 (HRTIM block reset)

由软件置 1 和复位。

0: 不复位 HRTIM 模块 (复位后的默认值)

1: 复位 HRTIM 模块

位 28 **DFSDM1RST**: DFSDM1 模块复位 (DFSDM1 block reset)

由软件置 1 和复位。

0: 不复位 DFSDM1 模块 (复位后的默认值)

1: 复位 DFSDM1 模块

位 27:25 保留, 必须保持复位值。

位 24 **SAI3RST**: SAI3 模块复位 (SAI3 block reset)

由软件置 1 和复位。

0: 不复位 SAI3 模块 (复位后的默认值)

1: 复位 SAI3 模块

位 23 **SAI2RST**: SAI2 模块复位 (SAI2 block reset)

由软件置 1 和复位。

0: 不复位 SAI2 模块 (复位后的默认值)

1: 复位 SAI2 模块

位 22 **SAI1RST**: SAI1 模块复位 (SAI1 block reset)

由软件置 1 和复位。

0: 不复位 SAI1 (复位后的默认值)

1: 复位 SAI1

位 21 保留, 必须保持复位值。

位 20 **SPI5RST**: SPI5 模块复位 (SPI5 block reset)

由软件置 1 和复位。

0: 不复位 SPI5 模块 (复位后的默认值)

1: 复位 SPI5 模块

- 位 19 保留，必须保持复位值。
- 位 18 **TIM17RST**: TIM17 模块复位 (TIM17 block reset)
由软件置 1 和复位。
0: 不复位 TIM17 模块 (复位后的默认值)
1: 复位 TIM17 模块
- 位 17 **TIM16RST**: TIM16 模块复位 (TIM16 block reset)
由软件置 1 和复位。
0: 不复位 TIM16 模块 (复位后的默认值)
1: 复位 TIM16 模块
- 位 16 **TIM15RST**: TIM15 模块复位 (TIM15 block reset)
由软件置 1 和复位。
0: 不复位 TIM15 模块 (复位后的默认值)
1: 复位 TIM15 模块
- 位 15:14 保留，必须保持复位值。
- 位 13 **SPI4RST**: SPI4 模块复位 (SPI4 block reset)
由软件置 1 和复位。
0: 不复位 SPI4 模块 (复位后的默认值)
1: 复位 SPI4 模块
- 位 12 **SPI1RST**: SPI1 模块复位 (SPI1 block reset)
由软件置 1 和复位。
0: 不复位 SPI1 模块 (复位后的默认值)
1: 复位 SPI1 模块
- 位 11:6 保留，必须保持复位值。
- 位 5 **USART6RST**: USART6 模块复位 (USART6 block reset)
由软件置 1 和复位。
0: 不复位 USART6 模块 (复位后的默认值)
1: 复位 USART6 模块
- 位 4 **USART1RST**: USART1 模块复位 (USART1 block reset)
由软件置 1 和复位。
0: 不复位 USART1 模块 (复位后的默认值)
1: 复位 USART1 模块
- 位 3:2 保留，必须保持复位值。
- 位 1 **TIM8RST**: TIM8 模块复位 (TIM8 block reset)
由软件置 1 和复位。
0: 不复位 TIM8 模块 (复位后的默认值)
1: 复位 TIM8 模块
- 位 0 **TIM1RST**: TIM1 模块复位 (TIM1 block reset)
由软件置 1 和复位。
0: 不复位 TIM1 模块 (复位后的默认值)
1: 复位 TIM1 模块

8.7.34 RCC APB4 外设复位寄存器 (RCC_APB4RSTR)

RCC APB4 Peripheral Reset Register

偏移地址: 0x09C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4RST	Res.	Res.	Res.	Res.	Res.
										RW					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VREFRST	COMP12RST	Res.	LPTIM5RST	LPTIM4RST	LPTIM3RST	LPTIM2RST	Res.	I2C4RST	Res.	SPI6RST	Res.	LPUART1RST	Res.	SYSCFGFRST	Res.
RW	RW		RW	RW	RW	RW		RW		RW		RW		RW	

位 31:26 保留, 必须保持复位值。

位 25:22 保留, 必须保持复位值。

位 21 **SAI4RST**: SAI4 模块复位 (SAI4 block reset)

由软件置 1 和复位。

0: 不复位 SAI4 模块 (复位后的默认值)

1: 复位 SAI4 模块

位 20:16 保留, 必须保持复位值。

位 15 **VREFRST**: VREF 模块复位 (VREF block reset)

由软件置 1 和复位。

0: 不复位 VREF 模块 (复位后的默认值)

1: 复位 VREF 模块

位 14 **COMP12RST**: COMP12 模块复位 (COMP12 Blocks Reset)

由软件置 1 和复位。

0: 不复位 COMP 1 和 2 模块 (复位后的默认值)

1: 复位 COMP 1 和 2 模块

位 13 保留, 必须保持复位值。

位 12 **LPTIM5RST**: LPTIM5 模块复位 (LPTIM5 block reset)

由软件置 1 和复位。

0: 不复位 LPTIM5 模块 (复位后的默认值)

1: 复位 LPTIM5 模块

位 11 **LPTIM4RST**: LPTIM4 模块复位 (LPTIM4 block reset)

由软件置 1 和复位。

0: 不复位 LPTIM4 模块 (复位后的默认值)

1: 复位 LPTIM4 模块

位 10 **LPTIM3RST**: LPTIM3 模块复位 (LPTIM3 block reset)

由软件置 1 和复位。

0: 不复位 LPTIM3 模块 (复位后的默认值)

1: 复位 LPTIM3 模块

- 位 9 **LPTIM2RST**: LPTIM2 模块复位 (LPTIM2 block reset)
 由软件置 1 和复位。
 0: 不复位 LPTIM2 模块 (复位后的默认值)
 1: 复位 LPTIM2 模块
- 位 8 保留, 必须保持复位值。
- 位 7 **I2C4RST**: I2C4 模块复位 (I2C4 block reset)
 由软件置 1 和复位。
 0: 不复位 I2C4 模块 (复位后的默认值)
 1: 复位 I2C4 模块
- 位 6 保留, 必须保持复位值。
- 位 5 **SPI6RST**: SPI6 模块复位 (SPI6 block reset)
 由软件置 1 和复位。
 0: 不复位 SPI6 模块 (复位后的默认值)
 1: 复位 SPI6 模块
- 位 4 保留, 必须保持复位值。
- 位 3 **LPUART1RST**: LPUART1 模块复位 (LPUART1 block reset)
 由软件置 1 和复位。
 0: 不复位 LPUART1 模块 (复位后的默认值)
 1: 复位 LPUART1 模块
- 位 2 保留, 必须保持复位值。
- 位 1 **SYSCFGRST**: SYSCFG 模块复位 (SYSCFG block reset)
 由软件置 1 和复位。
 0: 不复位 SYSCFG 模块 (复位后的默认值)
 1: 复位 SYSCFG 模块
- 位 0 保留, 必须保持复位值。

8.7.35 RCC 全局控制寄存器 (RCC_GCR)

RCC Global Control Register

偏移地址: 0x0A0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WW1RSC
															rw1

- 位 31:1 保留, 必须保持复位值。
- 位 0 **WW1RSC**: WWDG1 复位范围控制 (WWDG1 reset scope control)
 此位可由软件置 1, 但在系统复位期间由硬件清零
 为了确保正常工作, 在使能 WWDG1 之前, 必须将该位置 “1”。

8.7.36 RCC D3 自主模式寄存器 (RCC_D3AMR)

RCC D3 Autonomous mode Register

自主模式允许向 D3 中的外设提供外设时钟，即使 CPU 处于 CStop 模式亦如此。如果外设已使能且其自主位已使能，则会在 CPU 处于 CStop 模式时根据 D3 域状态接收相应的外设时钟。

偏移地址：0x0A8

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	SRAM4AMEN	BKPSRAMAMEN	Res.	Res.	Res.	ADC3AMEN	Res.	Res.	SAI4AMEN	Res.	CRCAMEN	Res.	Res.	RTCAMEN
		rw	rw				rw			rw		rw			rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VREFAMEN	COMP12AMEN	Res.	LPTIM5AMEN	LPTIM4AMEN	LPTIM3AMEN	LPTIM2AMEN	Res.	I2C4AMEN	Res.	SPI6AMEN	Res.	LPUART1AMEN	Res.	Res.	BDMAAMEN
rw	rw		rw	rw	rw	rw		rw		rw		rw			rw

位 31:30 保留，必须保持复位值。

位 29 **SRAM4AMEN**: SRAM4 自主模式使能 (SRAM4 Autonomous mode enable)

由软件置 1 和复位。

0: CPU 处于 Cstop 模式时禁止 SRAM4 时钟（复位后的默认值）

1: D3 域处于 DRun 模式时使能 SRAM4 外设总线时钟

有关更多信息，请参见第 8.5.11 节：外设时钟门控。

位 28 **BKPSRAMAMEN**: 备份 RAM 自主模式使能 (Backup RAM Autonomous mode enable)

由软件置 1 和复位。

0: CPU 处于 CStop 模式时禁止备份 RAM 时钟（复位后的默认值）

1: 备份 RAM 时钟的使能由 D3 域状态控制

有关更多信息，请参见第 8.5.11 节：外设时钟门控。

位 27 保留，必须保持复位值。

位 26:25 保留，必须保持复位值。

位 24 **ADC3AMEN**: ADC3 自主模式使能 (ADC3 Autonomous mode enable)

由软件置 1 和复位。

0: CPU 处于 CStop 模式时禁止 ADC3 外设时钟（复位后的默认值）

1: D3 域处于 DRun 模式时使能 ADC3 外设时钟

有关更多信息，请参见第 8.5.11 节：外设时钟门控。

位 23:22 保留，必须保持复位值。

- 位 21 **SAI4AMEN**: SAI4 自主模式使能 (SAI4 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 SAI4 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 SAI4 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 20 保留, 必须保持复位值。
- 位 19 **CRCAMEN**: CRC 自主模式使能 (CRC Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 CRC 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 CRC 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 18:17 保留, 必须保持复位值。
- 位 16 **RTCAMEN**: RTC 自主模式使能 (RTC Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 RTC 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 RTC 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 15 **VREFAMEN**: VREF 自主模式使能 (VREF Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 VREF 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 VREF 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 14 **COMP12AMEN**: COMP12 自主模式使能 (COMP12 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 COMP12 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 COMP12 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 13 保留, 必须保持复位值。
- 位 12 **LPTIM5AMEN**: LPTIM5 自主模式使能 (LPTIM5 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 LPTIM5 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 LPTIM5 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 11 **LPTIM4AMEN**: LPTIM4 自主模式使能 (LPTIM4 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 LPTIM4 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 LPTIM4 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。

- 位 10 **LPTIM3AMEN**: LPTIM3 自主模式使能 (LPTIM3 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 LPTIM3 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 LPTIM3 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 9 **LPTIM2AMEN**: LPTIM2 自主模式使能 (LPTIM2 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 LPTIM2 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 LPTIM2 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 8 保留, 必须保持复位值。
- 位 7 **I2C4AMEN**: I2C4 自主模式使能 (I2C4 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 I2C4 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 I2C4 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 6 保留, 必须保持复位值。
- 位 5 **SPI6AMEN**: SPI6 自主模式使能 (SPI6 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 SPI6 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 SPI6 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 4 保留, 必须保持复位值。
- 位 3 **LPUART1AMEN**: LPUART1 自主模式使能 (LPUART1 Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 LPUART1 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 LPUART1 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。
- 位 2:1 保留, 必须保持复位值。
- 位 0 **BDMAAMEN**: BDMA 和 DMAMUX 自主模式使能 (BDMA and DMAMUX Autonomous mode enable)
由软件置 1 和复位。
0: CPU 处于 CStop 模式时禁止 BDMA 和 DMAMUX 外设时钟 (复位后的默认值)
1: D3 域处于 DRun 模式时使能 BDMA 和 DMAMUX 外设时钟
有关更多信息, 请参见 [第 8.5.11 节: 外设时钟门控](#)。

8.7.37 RCC 复位状态寄存器 (RCC_RSR)

RCC Reset Status Register

该寄存器可通过两个不同的偏移地址进行访问。

表 55. RCC_RSR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_RSR	0x0D0	0x00FE 0000 ⁽¹⁾
RCC_C1_RSR	0x130	

1. 仅通过上电复位实现复位

访问：0 ≤ 等待周期 ≤ 7，按字、半字和字节访问。连续访问该寄存器时，则插入等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	LPWRRSTF	Res.	WWDG1RSTF	Res.	IWDG1RSTF	Res.	SFTRSTF	PORRSTF	PINRSTF	BORRSTF	D2RSTF	D1RSTF	Res.	CPURSTF	RMVF
	r		r		r		r	r	r	r	r	r		r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

位 31 保留，必须保持复位值。

位 30 **LPWRRSTF**：因非法 D1 DStandby 或 CPU CStop 标志而复位 (Reset due to illegal D1 DStandby or CPU CStop flag) ⁽¹⁾

- 通过软件写入 RMVF 位进行复位。
- D1 域错误地进入 DStandby 模式时或 CPU 错误地进入 CStop 模式时，由硬件置 1。
- 0：未发生非法复位（上电复位后的默认值）
- 1：发生非法 D1 DStandby 或 CPU CStop 复位

位 29 保留，必须保持复位值。

位 28 **WWDG1RSTF**：窗口看门狗复位标志 (Window watchdog reset flag) ⁽¹⁾

- 通过软件写入 RMVF 位进行复位。
- 发生窗口看门狗复位时，由硬件置 1。
- 0：WWDG1 未发生窗口看门狗复位（上电复位后的默认值）
- 1：WWDG1 发生窗口看门狗复位

位 27 保留，必须保持复位值。

位 26 **IWDG1RSTF**：独立看门狗复位标志 (Independent watchdog reset flag) ⁽¹⁾

- 通过软件写入 RMVF 位进行复位。
- 发生独立看门狗复位时，由硬件置 1。
- 0：未发生独立看门狗复位（上电复位后的默认值）
- 1：发生独立看门狗复位

位 25 保留，必须保持复位值。

- 位 24 **SFTRSTF**: 通过 CPU 实现系统复位的复位标志 (System reset from CPU reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
系统复位是因 CPU 引起时, 由硬件置 1。CPU 可通过写入 CM7 AIRCR 寄存器的 SYSRESETREQ 位生成系统复位。
0: 未发生 CPU 软件复位 (上电复位后的默认值)
1: CPU 已生成系统复位
- 位 23 **PORRSTF**: POR/PDR 复位标志 (POR/PDR reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
发生 POR/PDR 复位时, 由硬件置 1。
0: 未发生 POR/PDR 复位
1: 发生 POR/PDR 复位 (上电复位后的默认值)
- 位 22 **PINRSTF**: 引脚复位标志 (NRST) (Pin reset flag (NRST)) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
发生来自引脚的复位时, 由硬件置 1。
0: 未发生来自引脚的复位
1: 发生来自引脚的复位 (上电复位后的默认值)
- 位 21 **BORRSTF**: BOR 复位标志 (BOR reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
发生 BOR 复位 (**pwr_bor_rst**) 时, 由硬件置 1。
0: 未发生 BOR 复位
1: 发生 BOR 复位 (上电复位后的默认值)
- 位 20 **D2RSTF**: D2 域电源开关复位标志 (D2 domain power switch reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
D2 域退出 DStandby 时或上电复位后, 由硬件置 1。有关详细信息, 请参见 [表 46](#)。
0: 未发生 D2 域电源开关复位
1: 发生 D2 域电源开关 (**ePOD2**) 复位 (上电复位后的默认值)
- 位 19 **D1RSTF**: D1 域电源开关复位标志 (D1 domain power switch reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
D1 域退出 DStandby 时或上电复位后, 由硬件置 1。有关详细信息, 请参见 [表 46](#)。
0: 未发生 D1 域电源开关复位
1: 发生 D1 域电源开关 (**ePOD1**) 复位 (上电复位后的默认值)
- 位 18 保留, 必须保持复位值。
- 位 17 **CPURSTF**: CPU 复位标志 (CPU reset flag) ⁽¹⁾
通过软件写入 RMVF 位进行复位。
每次发生 CPU 复位时, 均由硬件置 1。
0: 未发生 CPU 复位
1: 发生 CPU 复位 (上电复位后的默认值)
- 位 16 **RMVF**: 清除复位标志 (Remove reset flag)
由软件置 1 和复位, 用于对复位标志的值进行复位。
0: 未激活对复位标志的复位 (上电复位后的默认值)
1: 对复位标志的值进行复位
- 位 15:0 保留, 必须保持复位值。
1. 有关标志行为的详细信息, 请参见 [表 46: 复位源标识 \(RCC_RSR\)](#)。

8.7.38 RCC AHB3 时钟寄存器 (RCC_AHB3ENR)

RCC AHB3 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 56. RCC_AHB3ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB3ENR	0x0D4	0x0000 0000
RCC_C1_AHB3ENR	0x134	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1EN
															r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	QSPIEN	Res.	FMCEN	Res.	Res.	Res.	Res.	Res.	Res.	JPGDECEN	DMA2DEN	Res.	Res.	Res.	MDMAEN
	r/w		r/w							r/w	r/w				r/w

位 31:17 保留，必须保持复位值。

- 位 16 **SDMMC1EN**: SDMMC1 和 SDMMC1 延迟时钟使能 (SDMMC1 and SDMMC1 Delay Clock Enable)
由软件置 1 和复位。
0: 禁止 SDMMC1 和 SDMMC1 延迟时钟（复位后的默认值）
1: 使能 SDMMC1 和 SDMMC1 延迟时钟

位 15 保留，必须保持复位值。

- 位 14 **QSPIEN**: QUADSPI 和 QUADSPI 延迟时钟使能 (QUADSPI and QUADSPI Delay Clock Enable)
由软件置 1 和复位。
0: 禁止 QUADSPI 和 QUADSPI 延迟时钟（复位后的默认值）
1: 使能 QUADSPI 和 QUADSPI 延迟时钟

位 13 保留，必须保持复位值。

- 位 12 **FMCEN**: FMC 外设时钟使能 (FMC Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 FMC 外设时钟（复位后的默认值）
1: 使能 FMC 外设时钟
FMC 的外设时钟为: 由 FMCSEL 选择并提供给 fmc_ker_ck 输入的内核时钟，以及 rcc_hclk3 总线接口时钟。

位 11:6 保留，必须保持复位值。

- 位 5 **JPGDECEN**: JPGDEC 外设时钟使能 (JPGDEC Peripheral Clock Enable)
由软件置 1 和复位。
0: 禁止 JPGDEC 外设时钟（复位后的默认值）
1: 使能 JPGDEC 外设时钟

位 4 **DMA2DEN**: DMA2D 外设时钟使能 (DMA2D Peripheral Clock Enable)
由软件置 1 和复位。
0: 禁止 DMA2D 外设时钟 (复位后的默认值)
1: 使能 DMA2D 外设时钟

位 3:1 保留, 必须保持复位值。

位 0 **MDMAEN**: MDMA 外设时钟使能 (MDMA Peripheral Clock Enable)
由软件置 1 和复位。
0: 禁止 MDMA 外设时钟 (复位后的默认值)
1: 使能 MDMA 外设时钟

8.7.39 **RCC AHB1 时钟寄存器 (RCC_AHB1ENR)**

RCC AHB1 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 57. **RCC_AHB1ENR** 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB1ENR	0x0D8	0x0000 0000
RCC_C1_AHB1ENR	0x138	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	USB2ULPIEN	USB2OTGEN	USB1ULPIEN	USB1OTGEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXEN	ETH1TXEN
			rw	rw	rw	rw								rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETH1MACEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12EN	Res.	Res.	Res.	DMA2EN	DMA1EN
rw										rw				rw	rw

位 31:29 保留, 必须保持复位值。

位 28 **USB2ULPIEN**: USB_PHY2 时钟使能 (USB_PHY2 Clocks Enable)
由软件置 1 和复位。
0: 禁止 USB_PHY2 时钟 (复位后的默认值)
1: 使能 USB_PHY2 时钟

位 27 **USB2OTGEN**: USB2OTG 外设时钟使能 (USB2OTG Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 USB2OTG 外设时钟 (复位后的默认值)
1: 使能 USB2OTG 外设时钟
USB2OTG 的外设时钟为: 由 USBSEL 选择的内核时钟, 以及 **rcc_hclk1** 总线接口时钟。

- 位 26 **USB1ULPIEN**: USB_PHY1 时钟使能 (USB_PHY1 Clocks Enable)
由软件置 1 和复位。
0: 禁止 USB1ULPI PHY 时钟 (复位后的默认值)
1: 使能 USB1ULPI PHY 时钟
- 位 25 **USB1OTGEN**: USB1OTG 外设时钟使能 (USB1OTG Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 USB1OTG 外设时钟 (复位后的默认值)
1: 使能 USB1OTG 外设时钟
USB1OTG 的外设时钟为: 由 USBSEL 选择的内核时钟, 以及 **rcc_hclk1** 总线接口时钟。
- 位 24:18 保留, 必须保持复位值。
- 位 17 **ETH1RXEN**: 以太网接收时钟使能 (Ethernet Reception clock enable)
由软件置 1 和复位。
0: 禁止以太网接收时钟 (复位后的默认值)
1: 使能以太网接收时钟
- 位 16 **ETH1TXEN**: 以太网发送时钟使能 (Ethernet Transmission clock enable)
由软件置 1 和复位。
0: 禁止以太网发送时钟 (复位后的默认值)
1: 使能以太网发送时钟
- 位 15 **ETH1MACEN**: 以太网 MAC 总线接口时钟使能 (Ethernet MAC bus interface Clock Enable)
由软件置 1 和复位。
0: 禁止以太网 MAC 总线接口时钟 (复位后的默认值)
1: 使能以太网 MAC 总线接口时钟
- 位 14:6 保留, 必须保持复位值。
- 位 5 **ADC12EN**: ADC1/2 外设时钟使能 (ADC1/2 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 ADC1 和 2 外设时钟 (复位后的默认值)
1: 使能 ADC1 和 2 外设时钟
ADC1 和 2 的外设时钟为: 由 ADCSEL 选择并提供给 **adc_ker_ck** 输入的内核时钟, 以及 **rcc_hclk1** 总线接口时钟。
- 位 4:2 保留, 必须保持复位值。
- 位 1 **DMA2EN**: DMA2 时钟使能 (DMA2 clock enable)
由软件置 1 和复位。
0: 禁止 DMA2 时钟 (复位后的默认值)
1: 使能 DMA2 时钟
- 位 0 **DMA1EN**: DMA1 时钟使能 (DMA1 clock enable)
由软件置 1 和复位。
0: 禁止 DMA1 时钟 (复位后的默认值)
1: 使能 DMA1 时钟

8.7.40 RCC AHB2 时钟寄存器 (RCC_AHB2ENR)

RCC AHB2 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 58. RCC_AHB2ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB2ENR	0x0DC	0x0000 0000
RCC_C1_AHB2ENR	0x13C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SRAM3EN	SRAM2EN	SRAM1EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	rw	rw													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2EN	Res.	Res.	RNGEN	HASHEN	CRYPTEN	Res.	Res.	Res.	DCMIEN
						rw			rw	rw	rw				rw

位 31 **SRAM3EN**: SRAM3 模块使能 (SRAM3 block enable)

由软件置 1 和复位。

该位置 1 时, 指示 SRAM3 已由 CPU 进行分配。这会导致 D2 域还会考虑到 CPU 工作模式, 即在 CPU 处于 CRun 模式时会使 D2 域保持在 DRun 模式下。

0: 禁止 SRAM3 接口时钟。(复位后的默认值)

1: 使能 SRAM3 接口时钟。

位 30 **SRAM2EN**: SRAM2 模块使能 (SRAM2 block enable)

由软件置 1 和复位。

该位置 1 时, 指示 SRAM2 已由 CPU 进行分配。这会导致 D2 域还会考虑到 CPU 工作模式, 即在 CPU 处于 CRun 模式时会使 D2 域保持在 DRun 模式下。

0: 禁止 SRAM2 接口时钟。(复位后的默认值)

1: 使能 SRAM2 接口时钟。

位 29 **SRAM1EN**: SRAM1 模块使能 (SRAM1 block enable)

由软件置 1 和复位。

该位置 1 时, 指示 SRAM1 已由 CPU 进行分配。这会导致 D2 域还会考虑到 CPU 工作模式, 即在 CPU 处于 CRun 模式时会使 D2 域保持在 DRun 模式下。

0: 禁止 SRAM1 接口时钟。(复位后的默认值)

1: 使能 SRAM1 接口时钟。

位 28:10 保留, 必须保持复位值。

位 9 **SDMMC2EN**: SDMMC2 和 SDMMC2 延迟时钟使能 (SDMMC2 and SDMMC2 delay clock enable)

由软件置 1 和复位。

0: 禁止 SDMMC2 和 SDMMC2 延迟时钟 (复位后的默认值)

1: 使能 SDMMC2 和 SDMMC2 延迟时钟

位 8:7 保留, 必须保持复位值。

位 6 RNGEN: RNG 外设时钟使能 (RNG peripheral clocks enable)

由软件置 1 和复位。

0: 禁止 RNG 外设时钟 (复位后的默认值)

1: 使能 RNG 外设时钟:

RNG 的外设时钟为: 由 RNGSEL 选择并提供给 **rng_ker_ck** 输入的内核时钟, 以及 **rcc_hclk2** 总线接口时钟。

位 5 HASHEN: HASH 外设时钟使能 (HASH peripheral clock enable)

由软件置 1 和复位。

0: 禁止 HASH 外设时钟 (复位后的默认值)

1: 使能 HASH 外设时钟

位 4 CRYPTEN: CRYPT 外设时钟使能 (CRYPT peripheral clock enable)

由软件置 1 和复位。

0: 禁止 CRYPT 外设时钟 (复位后的默认值)

1: 使能 CRYPT 外设时钟

位 3:1 保留, 必须保持复位值。

位 0 DCMIEN: DCMI 外设时钟使能 (DCMI peripheral clock enable)

由软件置 1 和复位。

0: 禁止 DCMI 外设时钟 (复位后的默认值)

1: 使能 DCMI 外设时钟

8.7.41 RCC AHB4 时钟寄存器 (RCC_AHB4ENR)

RCC AHB4 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 59. RCC_AHB4ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB4ENR	0x0E0	0x0000 0000
RCC_C1_AHB4ENR	0x140	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	BKPRAMEN	Res.	Res.	HSEMEN	ADC3EN	Res.	Res.	BDMAEN	Res.	CRCEN	Res.	Res.	Res.
			rw			rw	rw			rw		rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	GPIOKEN	GPIOJEN	GPIOIEN	GPIOHEN	GPIOGEN	GPIOFEN	GPIOEEN	GPIODEN	GPIOCEN	GPIOBEN	GPIOAEN
					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

位 31:29 保留，必须保持复位值。

位 28 **BKPRAMEN**: 备份 RAM 时钟使能 (Backup RAM Clock Enable)

由软件置 1 和复位。

0: 禁止备份 RAM 时钟 (复位后的默认值)

1: 使能备份 RAM 时钟

位 27:26 保留，必须保持复位值。

位 25 **HSEMEN**: HSEM 外设时钟使能 (HSEM peripheral clock enable)

由软件置 1 和复位。

0: 禁止 HSEM 外设时钟 (复位后的默认值)

1: 使能 HSEM 外设时钟

位 24 **ADC3EN**: ADC3 外设时钟使能 (ADC3 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 ADC3 外设时钟 (复位后的默认值)

1: 使能 ADC3 外设时钟

ADC3 的外设时钟为: 由 ADCSEL 选择并提供给 `adc_ker_ck` 输入的内核时钟，以及 `rcc_hclk4` 总线接口时钟。

位 23:22 保留，必须保持复位值。

位 21 **BDMAEN**: BDMA 和 DMAMUX2 时钟使能 (BDMA and DMAMUX2 Clock Enable)

由软件置 1 和复位。

0: 禁止 BDMA 和 DMAMUX2 时钟 (复位后的默认值)

1: 使能 BDMA 和 DMAMUX2 时钟

位 20 保留，必须保持复位值。

位 19 **CRCCEN**: CRC 外设时钟使能 (CRC peripheral clock enable)

由软件置 1 和复位。

0: 禁止 CRC 外设时钟 (复位后的默认值)

1: 使能 CRC 外设时钟

位 18:11 保留, 必须保持复位值。

位 10 **GPIOKEN**: GPIOK 外设时钟使能 (GPIOK peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOK 外设时钟 (复位后的默认值)

1: 使能 GPIOK 外设时钟

位 9 **GPIOJEN**: GPIOJ 外设时钟使能 (GPIOJ peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOJ 外设时钟 (复位后的默认值)

1: 使能 GPIOJ 外设时钟

位 8 **GPIIEN**: GPIOI 外设时钟使能 (GPIOI peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOI 外设时钟 (复位后的默认值)

1: 使能 GPIOI 外设时钟

位 7 **GPIOHEN**: GPIOH 外设时钟使能 (GPIOH peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOH 外设时钟 (复位后的默认值)

1: 使能 GPIOH 外设时钟

位 6 **GPIOGEN**: GPIOG 外设时钟使能 (GPIOG peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOG 外设时钟 (复位后的默认值)

1: 使能 GPIOG 外设时钟

位 5 **GPIOFEN**: GPIOF 外设时钟使能 (GPIOF peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOF 外设时钟 (复位后的默认值)

1: 使能 GPIOF 外设时钟

位 4 **GPIOEEN**: GPIOE 外设时钟使能 (GPIOE peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOE 外设时钟 (复位后的默认值)

1: 使能 GPIOE 外设时钟

位 3 **GPIODEN**: GPIOD 外设时钟使能 (GPIOD peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOD 外设时钟 (复位后的默认值)

1: 使能 GPIOD 外设时钟

位 2 **GPIOCEN**: GPIOC 外设时钟使能 (GPIOC peripheral clock enable)

由软件置 1 和复位。

0: 禁止 GPIOC 外设时钟 (复位后的默认值)

1: 使能 GPIOC 外设时钟

- 位 1 **GPIOBEN**: GPIOB 外设时钟使能 (GPIOB peripheral clock enable)
由软件置 1 和复位。
0: 禁止 GPIOB 外设时钟 (复位后的默认值)
1: 使能 GPIOB 外设时钟
- 位 0 **GPIOAEN**: GPIOA 外设时钟使能 (GPIOA peripheral clock enable)
由软件置 1 和复位。
0: 禁止 GPIOA 外设时钟 (复位后的默认值)
1: 使能 GPIOA 外设时钟

8.7.42 **RCC APB3 时钟寄存器 (RCC_APB3ENR)**

RCC APB3 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 60. **RCC_APB3ENR** 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB3ENR	0x0E4	0x0000 0000
RCC_C1_APB3ENR	0x144	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WWDG1EN	Res.	Res.	LTDCEN	Res.	Res.	Res.
									rs			rw			

- 位 31:7 保留, 必须保持复位值。
- 位 6 **WWDG1EN**: WWDG1 时钟使能 (WWDG1 Clock Enable)
由软件置 1, 在发生系统复位时由硬件复位。
请注意, 为了确保正常工作, 在使能 WWDG1 之前, 必须将位 WW1RSC 置 “1”。
0: 禁止 WWDG1 外设时钟 (复位后的默认值)
1: 使能 WWDG1 外设时钟
- 位 5:4 保留, 必须保持复位值。
- 位 3 **LTDCEN**: LTDC 外设时钟使能 (LTDC peripheral clock enable)
向 LTDC 模块提供像素时钟 (**ltdc_ker_ck**)。
由软件置 1 和复位。
0: 禁止 LTDC 外设时钟 (复位后的默认值)
1: 向 LTDC 模块提供 LTDC 外设时钟
- 位 2:0 保留, 必须保持复位值。



8.7.43 RCC APB1 时钟寄存器 (RCC_APB1LENR)

RCC APB1 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 61. RCC_APB1ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB1LENR	0x0E8	0x0000 0000
RCC_C1_APB1LENR	0x148	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UART8EN	UART7EN	DAC12EN	Res.	HDMICECEN	Res.	Res.	Res.	I2C3EN	I2C2EN	I2C1EN	UART5EN	UART4EN	USART3EN	USART2EN	SPDIFRXEN
r/w	r/w	r/w		r/w				r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3EN	SPI2EN	Res.	Res.	Res.	Res.	LPTIM1EN	TIM14EN	TIM13EN	TIM12EN	TIM7EN	TIM6EN	TIM5EN	TIM4EN	TIM3EN	TIM2EN
r/w	r/w					r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

位 31 **UART8EN**: UART8 外设时钟使能 (UART8 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 UART8 外设时钟 (复位后的默认值)

1: 使能 UART8 外设时钟

UART8 的外设时钟为: 由 USART234578SEL 选择并提供给 usart_ker_ck 输入的内核时钟, 以及 rcc_pclk1 总线接口时钟。

位 30 **UART7EN**: UART7 外设时钟使能 (UART7 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 UART7 外设时钟 (复位后的默认值)

1: 使能 UART7 外设时钟

UART7 的外设时钟为: 由 USART234578SEL 选择并提供给 usart_ker_ck 输入的内核时钟, 以及 rcc_pclk1 总线接口时钟。

位 29 **DAC12EN**: DAC 1 和 2 外设时钟使能 (DAC 1 and 2 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 DAC 1 和 2 外设时钟 (复位后的默认值)

1: 使能 DAC 1 和 2 外设时钟

位 28 保留, 必须保持复位值。

位 27 **HDMICECEN**: HDMI-CEC 外设时钟使能 (HDMI-CEC peripheral clock enable)

由软件置 1 和复位。

0: 禁止 HDMI-CEC 外设时钟 (复位后的默认值)

1: 使能 HDMI-CEC 外设时钟

HDMI-CEC 的外设时钟为: 由 CECSEL 选择并提供给 cec_ker_ck 输入的内核时钟, 以及 rcc_pclk1 总线接口时钟。

位 26:24 保留, 必须保持复位值。



位 23 I2C3EN: I2C3 外设时钟使能 (I2C3 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 I2C3 外设时钟 (复位后的默认值)

1: 使能 I2C3 外设时钟

I2C3 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 22 I2C2EN: I2C2 外设时钟使能 (I2C2 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 I2C2 外设时钟 (复位后的默认值)

1: 使能 I2C2 外设时钟

I2C2 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 21 I2C1EN: I2C1 外设时钟使能 (I2C1 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 I2C1 外设时钟 (复位后的默认值)

1: 使能 I2C1 外设时钟

I2C1 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 20 UART5EN: UART5 外设时钟使能 (UART5 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 UART5 外设时钟 (复位后的默认值)

1: 使能 UART5 外设时钟

UART5 的外设时钟为: 由 USART234578SEL 选择并提供给 **uart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 19 UART4EN: UART4 外设时钟使能 (UART4 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 UART4 外设时钟 (复位后的默认值)

1: 使能 UART4 外设时钟

UART4 的外设时钟为: 由 USART234578SEL 选择并提供给 **uart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 18 USART3EN: USART3 外设时钟使能 (USART3 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 USART3 外设时钟 (复位后的默认值)

1: 使能 USART3 外设时钟

USART3 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 17 USART2EN: USART2 外设时钟使能 (USART2 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 USART2 外设时钟 (复位后的默认值)

1: 使能 USART2 外设时钟

USART2 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 16 SPDIFRXEN: SPDIFRX 外设时钟使能 (SPDIFRX Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SPDIFRX 外设时钟 (复位后的默认值)

1: 使能 SPDIFRX 外设时钟

SPDIFRX 的外设时钟为: 由 SPDIFSEL 选择并提供给 **spdifrx_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 15 SPI3EN: SPI3 外设时钟使能 (SPI3 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SPI3 外设时钟 (复位后的默认值)

1: 使能 SPI3 外设时钟

SPI3 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 14 SPI2EN: SPI2 外设时钟使能 (SPI2 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SPI2 外设时钟 (复位后的默认值)

1: 使能 SPI2 外设时钟

SPI2 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 13:10 保留, 必须保持复位值。

位 9 LPTIM1EN: LPTIM1 外设时钟使能 (LPTIM1 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPTIM1 外设时钟 (复位后的默认值)

1: 使能 LPTIM1 外设时钟

LPTIM1 的外设时钟为: 由 LPTIM1SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 8 TIM14EN: TIM14 外设时钟使能 (TIM14 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM14 外设时钟 (复位后的默认值)

1: 使能 TIM14 外设时钟

位 7 TIM13EN: TIM13 外设时钟使能 (TIM13 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM13 外设时钟 (复位后的默认值)

1: 使能 TIM13 外设时钟

位 6 TIM12EN: TIM12 外设时钟使能 (TIM12 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM12 外设时钟 (复位后的默认值)

1: 使能 TIM12 外设时钟

位 5 TIM7EN: TIM7 外设时钟使能 (TIM7 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM7 外设时钟 (复位后的默认值)

1: 使能 TIM7 外设时钟

位 4 TIM6EN: TIM6 外设时钟使能 (TIM6 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM6 外设时钟 (复位后的默认值)

1: 使能 TIM6 外设时钟

位 3 TIM5EN: TIM5 外设时钟使能 (TIM5 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM5 外设时钟 (复位后的默认值)

1: 使能 TIM5 外设时钟

位 2 TIM4EN: TIM4 外设时钟使能 (TIM4 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM4 外设时钟 (复位后的默认值)

1: 使能 TIM4 外设时钟

位 1 **TIM3EN**: TIM3 外设时钟使能 (TIM3 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM3 外设时钟 (复位后的默认值)

1: 使能 TIM3 外设时钟

位 0 **TIM2EN**: TIM2 外设时钟使能 (TIM2 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM2 外设时钟 (复位后的默认值)

1: 使能 TIM2 外设时钟

8.7.44 RCC APB1 时钟寄存器 (RCC_APB1HENR)

RCC APB1 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 62. RCC_APB1ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB1HENR	0x0EC	0x0000 0000
RCC_C1_APB1HENR	0x14C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANEN	Res.	Res.	MDIOSEN	OPAMPEN	Res.	SWPEN	CRSEN	Res.
							rw			rw	rw		rw	rw	

位 31:9 保留, 必须保持复位值。

位 8 **FDCANEN**: FDCAN 外设时钟使能 (FDCAN Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 FDCAN 外设时钟 (复位后的默认值)

1: 使能 FDCAN 外设时钟

FDCAN 的外设时钟为: 由 FDCANSEL 选择并提供给 **fdcan_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 7:6 保留, 必须保持复位值。

位 5 **MDIOSEN**: MDIOS 外设时钟使能 (MDIOS peripheral clock enable)

由软件置 1 和复位。

0: 禁止 MDIOS 外设时钟 (复位后的默认值)

1: 使能 MDIOS 外设时钟

位 4 **OPAMPEN**: OPAMP 外设时钟使能 (OPAMP peripheral clock enable)

由软件置 1 和复位。

0: 禁止 OPAMP 外设时钟 (复位后的默认值)

1: 使能 OPAMP 外设时钟

位 3 保留, 必须保持复位值。

- 位 2 **SWPEN**: SWPMI 外设时钟使能 (SWPMI Peripheral Clocks Enable)
 由软件置 1 和复位。
 0: 禁止 SWPMI 外设时钟 (复位后的默认值)
 1: 使能 SWPMI 外设时钟
 SWPMI 的外设时钟为: 由 SWPSEL 选择并提供给 **swpmi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 1 **CRSEN**: 时钟恢复系统外设时钟使能 (Clock Recovery System peripheral clock enable)
 由软件置 1 和复位。
 0: 禁止 CRS 外设时钟 (复位后的默认值)
 1: 使能 CRS 外设时钟
- 位 0 保留, 必须保持复位值。

8.7.45 RCC APB2 时钟寄存器 (RCC_APB2ENR)

RCC APB2 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 63. RCC_APB2ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB2ENR	0x0F0	0x0000 0000
RCC_C1_APB2ENR	0x150	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	HRTIMEN	DFSDM1EN	Res.	Res.	Res.	SAI3EN	SAI2EN	SAI1EN	Res.	SPB1EN	Res.	TIM17EN	TIM16EN	TIM15EN
		rw	rw				rw	rw	rw		rw		rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	SPB4EN	SPB1EN	Res.	Res.	Res.	Res.	Res.	Res.	USART16EN	USART11EN	Res.	Res.	TIM8EN	TIM1EN
		rw	rw							rw	rw			rw	rw

- 位 31:30 保留, 必须保持复位值。
- 位 29 **HRTIMEN**: HRTIM 外设时钟使能 (HRTIM peripheral clock enable)
 由软件置 1 和复位。
 0: 禁止 HRTIM 外设时钟 (复位后的默认值)
 1: 使能 HRTIM 外设时钟
- 位 28 **DFSDM1EN**: DFSDM1 外设时钟使能 (DFSDM1 Peripheral Clocks Enable)
 由软件置 1 和复位。
 0: 禁止 DFSDM1 外设时钟 (复位后的默认值)
 1: 使能 DFSDM1 外设时钟
 DFSDM1 的外设时钟为: 由 SAI1SEL 和 DFSDM1SEL 选择并分别提供给 **Aclk** 和 **clk** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 27:25 保留, 必须保持复位值。

- 位 24 **SAI3EN**: SAI3 外设时钟使能 (SAI3 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 SAI3 外设时钟 (复位后的默认值)
1: 使能 SAI3 外设时钟
SAI3 的外设时钟为: 由 SAI23SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 23 **SAI2EN**: SAI2 外设时钟使能 (SAI2 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 SAI2 外设时钟 (复位后的默认值)
1: 使能 SAI2 外设时钟
SAI2 的外设时钟为: 由 SAI23SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 22 **SAI1EN**: SAI1 外设时钟使能 (SAI1 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 SAI1 外设时钟 (复位后的默认值)
1: 使能 SAI1 外设时钟
SAI1 的外设时钟为: 由 SAI1SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 21 保留, 必须保持复位值。
- 位 20 **SPI5EN**: SPI5 外设时钟使能 (SPI5 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 SPI5 外设时钟 (复位后的默认值)
1: 使能 SPI5 外设时钟
SPI5 的外设时钟为: 由 SPI45SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 19 保留, 必须保持复位值。
- 位 18 **TIM17EN**: TIM17 外设时钟使能 (TIM17 peripheral clock enable)
由软件置 1 和复位。
0: 禁止 TIM17 外设时钟 (复位后的默认值)
1: 使能 TIM17 外设时钟
- 位 17 **TIM16EN**: TIM16 外设时钟使能 (TIM16 peripheral clock enable)
由软件置 1 和复位。
0: 禁止 TIM16 外设时钟 (复位后的默认值)
1: 使能 TIM16 外设时钟
- 位 16 **TIM15EN**: TIM15 外设时钟使能 (TIM15 peripheral clock enable)
由软件置 1 和复位。
0: 禁止 TIM15 外设时钟 (复位后的默认值)
1: 使能 TIM15 外设时钟
- 位 15:14 保留, 必须保持复位值。
- 位 13 **SPI4EN**: SPI4 外设时钟使能 (SPI4 Peripheral Clocks Enable)
由软件置 1 和复位。
0: 禁止 SPI4 外设时钟 (复位后的默认值)
1: 使能 SPI4 外设时钟
SPI4 的外设时钟为: 由 SPI45SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 12 SPI1EN: SPI1 外设时钟使能 (SPI1 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SPI1 外设时钟 (复位后的默认值)

1: 使能 SPI1 外设时钟

SPI1 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 11:6 保留, 必须保持复位值。

位 5 USART6EN: USART6 外设时钟使能 (USART6 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 USART6 外设时钟 (复位后的默认值)

1: 使能 USART6 外设时钟

USART6 的外设时钟为: 由 USART16SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 4 USART1EN: USART1 外设时钟使能 (USART1 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 USART1 外设时钟 (复位后的默认值)

1: 使能 USART1 外设时钟

USART1 的外设时钟为: 由 USART16SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 3:2 保留, 必须保持复位值。

位 1 TIM8EN: TIM8 外设时钟使能 (TIM8 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM8 外设时钟 (复位后的默认值)

1: 使能 TIM8 外设时钟

位 0 TIM1EN: TIM1 外设时钟使能 (TIM1 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 TIM1 外设时钟 (复位后的默认值)

1: 使能 TIM1 外设时钟

8.7.46 RCC APB4 时钟寄存器 (RCC_APB4ENR)

RCC APB4 Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 64. RCC_APB4ENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB4ENR	0x0F4	0x0001 0000
RCC_C1_APB4ENR	0x154	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4EN	Res.	Res.	Res.	Res.	RTCAPBEN
										rw					rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VREFEN	COMP12EN	Res.	LPTIM5EN	LPTIM4EN	LPTIM3EN	LPTIM2EN	Res.	I2C4EN	Res.	SPI6EN	Res.	LPUART1EN	Res.	SYSCFGEN	Res.
rw	rw		rw	rw	rw	rw		rw		rw		rw		rw	

位 31:26 保留，必须保持复位值。

位 25:22 保留，必须保持复位值。

位 21 **SAI4EN**: SAI4 外设时钟使能 (SAI4 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SAI4 外设时钟 (复位后的默认值)

1: 使能 SAI4 外设时钟

SAI4 的外设时钟为: 由 SAI4ASEL 和 SAI4BSEL 选择并分别提供给 sai_a_ker_ck 和 sai_b_ker_ck 输入的内核时钟，以及 rcc_pclk4 总线接口时钟。

位 20:17 保留，必须保持复位值。

位 16 **RTCAPBEN**: RTC APB 时钟使能 (RTC APB Clock Enable)

由软件置 1 和复位。

0: 禁止 RTC (APB) 的寄存器时钟接口

1: 使能 RTC (APB) 的寄存器时钟接口 (复位后的默认值)

位 15 **VREFEN**: VREF 外设时钟使能 (VREF peripheral clock enable)

由软件置 1 和复位。

0: 禁止 VREF 外设时钟 (复位后的默认值)

1: 使能 VREF 外设时钟

位 14 **COMP12EN**: COMP1/2 外设时钟使能 (COMP1/2 peripheral clock enable)

由软件置 1 和复位。

0: 禁止 COMP1/2 外设时钟 (复位后的默认值)

1: 使能 COMP1/2 外设时钟

位 13 保留，必须保持复位值。

位 12 LPTIM5EN: LPTIM5 外设时钟使能 (LPTIM5 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPTIM5 外设时钟 (复位后的默认值)

1: 使能 LPTIM5 外设时钟

LPTIM5 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 11 LPTIM4EN: LPTIM4 外设时钟使能 (LPTIM4 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPTIM4 外设时钟 (复位后的默认值)

1: 使能 LPTIM4 外设时钟

LPTIM4 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 10 LPTIM3EN: LPTIM3 外设时钟使能 (LPTIM3 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPTIM3 外设时钟 (复位后的默认值)

1: 使能 LPTIM3 外设时钟

LPTIM3 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 9 LPTIM2EN: LPTIM2 外设时钟使能 (LPTIM2 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPTIM2 外设时钟 (复位后的默认值)

1: 使能 LPTIM2 外设时钟

LPTIM2 的外设时钟为: 由 LPTIM2SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 8 保留, 必须保持复位值。

位 7 I2C4EN: I2C4 外设时钟使能 (I2C4 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 I2C4 外设时钟 (复位后的默认值)

1: 使能 I2C4 外设时钟

I2C4 的外设时钟为: 由 I2C4SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 6 保留, 必须保持复位值。

位 5 SPI6EN: SPI6 外设时钟使能 (SPI6 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 SPI6 外设时钟 (复位后的默认值)

1: 使能 SPI6 外设时钟

SPI6 的外设时钟为: 由 SPI6SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 4 保留, 必须保持复位值。

位 3 LPUART1EN: LPUART1 外设时钟使能 (LPUART1 Peripheral Clocks Enable)

由软件置 1 和复位。

0: 禁止 LPUART1 外设时钟 (复位后的默认值)

1: 使能 LPUART1 外设时钟

LPUART1 的外设时钟为: 由 LPUART1SEL 选择并提供给 **lpuart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 2 保留, 必须保持复位值。

- 位 1 **SYSCFGEN**: SYSCFG 外设时钟使能 (SYSCFG peripheral clock enable)
 由软件置 1 和复位。
 0: 禁止 SYSCFG 外设时钟 (复位后的默认值)
 1: 使能 SYSCFG 外设时钟

位 0 保留, 必须保持复位值。

8.7.47 RCC AHB3 睡眠时钟寄存器 (RCC_AHB3LPENR)

RCC AHB3 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 65. RCC_AHB3LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB3LPENR	0x0FC	0xF001 5131
RCC_C1_AHB3LPENR	0x15C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AXISRAMLLEN	ITCMLLEN	DTCM2LLEN	DTCM1LLEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1LLEN
r/w	r/w	r/w	r/w												r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	QSPILLEN	Res.	FMCLLEN	Res.	Res.	Res.	FLASHLLEN	Res.	Res.	JPGDECLLEN	DMA2DLLEN	Res.	Res.	Res.	MDMALLEN
	r/w		r/w				r/w			r/w	r/w				r/w

- 位 31 **AXISRAMLLEN**: CSleep 模式期间的 AXISRAM 模块时钟使能 (AXISRAM Block Clock Enable During CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 AXISRAM 接口时钟
 1: CSleep 模式期间使能 AXISRAM 接口时钟 (复位后的默认值)
- 位 30 **ITCMLLEN**: CSleep 模式期间的 D1ITCM 模块时钟使能 (D1ITCM Block Clock Enable During CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 D1 ITCM 接口时钟
 1: CSleep 模式期间使能 D1 ITCM 接口时钟 (复位后的默认值)
- 位 29 **DTCM2LLEN**: CSleep 模式期间的 D1 DTCM2 模块时钟使能 (D1 DTCM2 Block Clock Enable During CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 D1 DTCM2 接口时钟
 1: CSleep 模式期间使能 D1 DTCM2 接口时钟 (复位后的默认值)

位 28 **D1DTCM1LPEN**: CSleep 模式期间的 D1DTCM1 模块时钟使能 (D1DTCM1 Block Clock Enable During CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 D1DTCM1 接口时钟

1: CSleep 模式期间使能 D1DTCM1 接口时钟 (复位后的默认值)

位 27:17 保留, 必须保持复位值。

位 16 **SDMMC1LPEN**: CSleep 模式期间的 SDMMC1 和 SDMMC1 延迟时钟使能 (SDMMC1 and SDMMC1 Delay Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SDMMC1 和 SDMMC1 延迟时钟

1: CSleep 模式期间使能 SDMMC1 和 SDMMC1 延迟时钟 (复位后的默认值)

位 15 保留, 必须保持复位值。

位 14 **QSPI LPEN**: CSleep 模式期间的 QUADSPI 和 QUADSPI 延迟时钟使能 (QUADSPI and QUADSPI Delay Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 QUADSPI 和 QUADSPI 延迟时钟

1: CSleep 模式期间使能 QUADSPI 和 QUADSPI 延迟时钟 (复位后的默认值)

位 13 保留, 必须保持复位值。

位 12 **FMCLPEN**: CSleep 模式期间的 FMC 外设时钟使能 (FMC Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 FMC 外设时钟

1: CSleep 模式期间使能 FMC 外设时钟 (复位后的默认值):

FMC 的外设时钟为: 由 FMCSEL 选择并提供给 **fmc_ker_ck** 输入的内核时钟, 以及 **rcc_hclk3** 总线接口时钟。

位 11:9 保留, 必须保持复位值。

位 8 **FLITFLPEN**: CSleep 模式期间的 Flash 接口时钟使能 (Flash interface Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 Flash 接口时钟

1: CSleep 模式期间使能 Flash 接口时钟 (复位后的默认值)

位 7:6 保留, 必须保持复位值。

位 5 **JPGDECLPEN**: CSleep 模式期间的 JPGDEC 时钟使能 (JPGDEC Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 JPGDEC 外设时钟

1: CSleep 模式期间使能 JPGDEC 外设时钟 (复位后的默认值)

位 4 **DMA2DLPEN**: CSleep 模式期间的 DMA2D 时钟使能 (DMA2D Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 DMA2D 外设时钟

1: CSleep 模式期间使能 DMA2D 外设时钟 (复位后的默认值)

位 3:1 保留, 必须保持复位值。

位 0 **MDMALPEN**: CSleep 模式期间的 MDMA 时钟使能 (MDMA Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 MDMA 外设时钟

1: CSleep 模式期间使能 MDMA 外设时钟 (复位后的默认值)

8.7.48 RCC AHB1 睡眠时钟寄存器 (RCC_AHB1LPENR)

RCC AHB1 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 66. RCC_AHB1LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB1LPENR	0x100	0x1E03 C023
RCC_C1_AHB1LPENR	0x160	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	USB2ULPILPEN	USB2OTGLPEN	USB1ULPILPEN	USB1OTGLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXLPEN	ETH1TXLPEN
			rw	rw	rw	rw								rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETH1MACLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12LPEN	Res.	Res.	Res.	DMA2LPEN	DMA1LPEN
rw										rw				rw	rw

位 31:29 保留，必须保持复位值。

位 28 **USB2ULPILPEN**: CSleep 模式期间的 USB_PHY2 时钟使能 (USB_PHY2 clocks enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 USB_PHY2 时钟

1: CSleep 模式期间使能 USB_PHY2 时钟（复位后的默认值）

位 27 **USB2OTGLPEN**: CSleep 模式期间的 USB2OTG 外设时钟使能 (USB2OTG peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 USB2OTG 外设时钟

1: CSleep 模式期间使能 USB2OTG 外设时钟（复位后的默认值）

USB2OTG 的外设时钟为：由 USBSEL 选择的内核时钟，以及 **rcc_hclk1** 总线接口时钟。

位 26 **USB1ULPILPEN**: CSleep 模式期间的 USB_PHY1 时钟使能 (USB_PHY1 clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 USB_PHY1 外设时钟

1: CSleep 模式期间使能 USB_PHY1 外设时钟（复位后的默认值）

位 25 **USB1OTGLPEN**: CSleep 模式期间的 USB1OTG 外设时钟使能 (USB1OTG peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 USB1OTG 外设时钟

1: CSleep 模式期间使能 USB1OTG 外设时钟（复位后的默认值）

USB1OTG 的外设时钟为：由 USBSEL 选择的内核时钟，以及 **rcc_hclk1** 总线接口时钟。

位 24:18 保留，必须保持复位值。

位 17 **ETH1RXLPEN**: CSleep 模式期间的以太网接收时钟使能 (Ethernet Reception Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止以太网接收时钟

1: CSleep 模式期间使能以太网接收时钟 (复位后的默认值)

位 16 **ETH1TXLPEN**: CSleep 模式期间的以太网发送时钟使能 (Ethernet Transmission Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止以太网发送时钟

1: CSleep 模式期间使能以太网发送时钟 (复位后的默认值)

位 15 **ETH1MACLPEN**: CSleep 模式期间的以太网 MAC 总线接口时钟使能 (Ethernet MAC bus interface Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止以太网 MAC 总线接口时钟

1: CSleep 模式期间使能以太网 MAC 总线接口时钟 (复位后的默认值)

位 14:6 保留，必须保持复位值。

位 5 **ADC12LPEN**: CSleep 模式期间的 ADC1/2 外设时钟使能 (ADC1/2 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 ADC1/2 外设时钟

1: CSleep 模式期间使能 ADC1/2 外设时钟 (复位后的默认值)

ADC1 和 2 的外设时钟为: 由 ADCSEL 选择并提供给 **adc_ker_ck** 输入的内核时钟, 以及 **rcc_hclk1** 总线接口时钟。

位 4:2 保留，必须保持复位值。

位 1 **DMA2LPEN**: CSleep 模式期间的 DMA2 时钟使能 (DMA2 Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 DMA2 时钟

1: CSleep 模式期间使能 DMA2 时钟 (复位后的默认值)

位 0 **DMA1LPEN**: CSleep 模式期间的 DMA1 时钟使能 (DMA1 Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 DMA1 时钟

1: CSleep 模式期间使能 DMA1 时钟 (复位后的默认值)

8.7.49 RCC AHB2 睡眠时钟寄存器 (RCC_AHB2LPENR)

RCC AHB2 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 67. RCC_AHB2LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB2LPENR	0x104	0xE000 0271
RCC_C1_AHB2LPENR	0x164	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SRAM3LPEN	SRAM2LPEN	SRAM1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
rw	rw	rw													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2LPEN	Res.	Res.	RNGLPEN	HASHLPEN	CRYPTLPEN	Res.	Res.	Res.	CAMITLPEN
						rw			rw	rw	rw				rw

位 31 **SRAM3LPEN**: CSleep 模式期间的 SRAM3 时钟使能 (SRAM3 Clock Enable During CSleep Mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 SRAM3 时钟
 1: CSleep 模式期间使能 SRAM3 时钟 (复位后的默认值)

位 30 **SRAM2LPEN**: CSleep 模式期间的 SRAM2 时钟使能 (SRAM2 Clock Enable During CSleep Mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 SRAM2 时钟
 1: CSleep 模式期间使能 SRAM2 时钟 (复位后的默认值)

位 29 **SRAM1LPEN**: CSleep 模式期间的 SRAM1 时钟使能 (SRAM1 Clock Enable During CSleep Mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 SRAM1 时钟
 1: CSleep 模式期间使能 SRAM1 时钟 (复位后的默认值)

位 28:10 保留, 必须保持复位值。

位 9 **SDMMC2LPEN**: CSleep 模式期间的 SDMMC2 和 SDMMC2 延迟时钟使能 (SDMMC2 and SDMMC2 Delay Clock Enable During CSleep Mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 SDMMC2 和 SDMMC2 延迟时钟
 1: CSleep 模式期间使能 SDMMC2 和 SDMMC2 延迟时钟 (复位后的默认值)

位 8:7 保留，必须保持复位值。

位 6 **RNGLPEN**: CSleep 模式期间的 RNG 外设时钟使能 (RNG peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 RNG 外设时钟

1: CSleep 模式期间使能 RNG 外设时钟 (复位后的默认值)

RNG 的外设时钟为: 由 RNGSEL 选择并提供给 **rng_ker_ck** 输入的内核时钟, 以及 **rcc_hclk2** 总线接口时钟。

位 5 **HASHLPEN**: CSleep 模式期间的 HASH 外设时钟使能 (HASH peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 HASH 外设时钟

1: CSleep 模式期间使能 HASH 外设时钟 (复位后的默认值)

位 4 **CRYPTLPEN**: CSleep 模式期间的 CRYPT 外设时钟使能 (CRYPT peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 CRYPT 外设时钟

1: CSleep 模式期间使能 CRYPT 外设时钟 (复位后的默认值)

位 3:1 保留，必须保持复位值。

位 0 **DCMILPEN**: CSleep 模式期间的 DCMI 外设时钟使能 (DCMI peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 DCMI 外设时钟

1: CSleep 模式期间使能 DCMI 外设时钟 (复位后的默认值)

8.7.50 RCC AHB4 睡眠时钟寄存器 (RCC_AHB4LPENR)

RCC AHB4 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 68. RCC_AHB4LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_AHB4LPENR	0x108	0x3128 07FF
RCC_C1_AHB4LPENR	0x168	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	SRAM4LPEN	BKPRAML PEN	Res.	Res.	Res.	ADC3LPEN	Res.	Res.	BDMALPEN	Res.	CRCLPEN	Res.	Res.	Res.
		r/w	r/w				r/w			r/w		r/w			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	GPIOKLPEN	GPIOJLPEN	GPIOILPEN	GPIOHLPEN	GPIOGLPEN	GPIOFLPEN	GPIOELPEN	GPIODLPEN	GPIOCLPEN	GPIOBLPEN	GPIOALPEN
					r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

位 31:30 保留，必须保持复位值。

位 29 **SRAM4LPEN**: CSleep 模式期间的 SRAM4 时钟使能 (SRAM4 Clock Enable During CSleep Mode)
由软件置 1 和复位。

0: CSleep 模式期间禁止 SRAM4 时钟

1: CSleep 模式期间使能 SRAM4 时钟 (复位后的默认值)

位 28 **BKPRAML PEN**: CSleep 模式期间的备份 RAM 时钟使能 (Backup RAM Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止备份 RAM 时钟

1: CSleep 模式期间使能备份 RAM 时钟 (复位后的默认值)

位 27:25 保留，必须保持复位值。

位 24 **ADC3LPEN**: CSleep 模式期间的 ADC3 外设时钟使能 (ADC3 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 ADC3 外设时钟

1: CSleep 模式期间使能 ADC3 外设时钟 (复位后的默认值)

ADC3 的外设时钟为: 由 ADCSEL 选择并提供给 adc_ker_ck 输入的内核时钟, 以及 rcc_hclk4 总线接口时钟。

位 23:22 保留，必须保持复位值。

位 21 **BDMALPEN**: CSleep 模式期间的 BDMA 时钟使能 (BDMA Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 BDMA 时钟

1: CSleep 模式期间使能 BDMA 时钟 (复位后的默认值)

位 20 保留，必须保持复位值。

位 19 **CRCLPEN**: CSleep 模式期间的 CRC 外设时钟使能 (CRC peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 CRC 外设时钟

1: CSleep 模式期间使能 CRC 外设时钟 (复位后的默认值)

位 18:11 保留，必须保持复位值。

位 10 **GPIOKLPEN**: CSleep 模式期间的 GPIOK 外设时钟使能 (GPIOK peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOK 外设时钟

1: CSleep 模式期间使能 GPIOK 外设时钟 (复位后的默认值)

位 9 **GPIOJLPEN**: CSleep 模式期间的 GPIOJ 外设时钟使能 (GPIOJ peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOJ 外设时钟

1: CSleep 模式期间使能 GPIOJ 外设时钟 (复位后的默认值)

位 8 **GPIOILPEN**: CSleep 模式期间的 GPIOI 外设时钟使能 (GPIOI peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOI 外设时钟

1: CSleep 模式期间使能 GPIOI 外设时钟 (复位后的默认值)

位 7 **GPIOHLPEN**: CSleep 模式期间的 GPIOH 外设时钟使能 (GPIOH peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOH 外设时钟

1: CSleep 模式期间使能 GPIOH 外设时钟 (复位后的默认值)

位 6 **GPIOGLPEN**: CSleep 模式期间的 GPIOG 外设时钟使能 (GPIOG peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOG 外设时钟

1: CSleep 模式期间使能 GPIOG 外设时钟 (复位后的默认值)

位 5 **GPIOFLPEN**: CSleep 模式期间的 GPIOF 外设时钟使能 (GPIOF peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOF 外设时钟

1: CSleep 模式期间使能 GPIOF 外设时钟 (复位后的默认值)

位 4 **GPIOELPEN**: CSleep 模式期间的 GPIOE 外设时钟使能 (GPIOE peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOE 外设时钟

1: CSleep 模式期间使能 GPIOE 外设时钟 (复位后的默认值)

位 3 **GPIODLPEN**: CSleep 模式期间的 GPIOD 外设时钟使能 (GPIOD peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 GPIOD 外设时钟

1: CSleep 模式期间使能 GPIOD 外设时钟 (复位后的默认值)

- 位 2 **GPIOCLPEN**: CSleep 模式期间的 GPIOC 外设时钟使能 (GPIOC peripheral clock enable during CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 GPIOC 外设时钟
 1: CSleep 模式期间使能 GPIOC 外设时钟 (复位后的默认值)
- 位 1 **GPIOBLPEN**: CSleep 模式期间的 GPIOB 外设时钟使能 (GPIOB peripheral clock enable during CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 GPIOB 外设时钟
 1: CSleep 模式期间使能 GPIOB 外设时钟 (复位后的默认值)
- 位 0 **GPIOALPEN**: CSleep 模式期间的 GPIOA 外设时钟使能 (GPIOA peripheral clock enable during CSleep mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 GPIOA 外设时钟
 1: CSleep 模式期间使能 GPIOA 外设时钟 (复位后的默认值)

8.7.51 RCC APB3 睡眠时钟寄存器 (RCC_APB3LPENR)

RCC APB3 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 69. RCC_APB3LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB3LPENR	0x10C	0x0000 0058
RCC_C1_APB3LPENR	0x16C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WWDG1LPEN	Res.	Res.	LTDCLPEN	Res.	Res.	Res.
									rw			rw			

位 31:7 保留, 必须保持复位值。

- 位 6 **WWDG1LPEN**: CSleep 模式期间的 WWDG1 时钟使能 (WWDG1 Clock Enable During CSleep Mode)
 由软件置 1 和复位。
 0: CSleep 模式期间禁止 WWDG1 时钟
 1: CSleep 模式期间使能 WWDG1 时钟 (复位后的默认值)

位 5:4 保留，必须保持复位值。

位 3 **LTDCLPEN**: CSleep 模式期间的 LTDC 外设时钟使能 (LTDC peripheral clock enable during CSleep mode)

向 LTDC 模块提供像素时钟 (**ltdc_ker_ck**)。

由软件置 1 和复位。

0: CSleep 模式期间禁止 LTDC 时钟

1: CSleep 模式期间向 LTDC 提供 LTDC 时钟 (复位后的默认值)

位 2:0 保留，必须保持复位值。

8.7.52 RCC APB1 低位睡眠时钟寄存器 (RCC_APB1LLPENR)

RCC APB1 Low Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 70. RCC_APB1LLPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB1LLPENR	0x110	0xE8FF CBFF
RCC_C1_APB1LLPENR	0x170	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UART8LPEN	UART7LPEN	DAC12LPEN	Res.	CECLPEN	Res.	Res.	Res.	I2C3LPEN	I2C2LPEN	I2C1LPEN	UART5LPEN	UART4LPEN	USART3LPEN	USART2LPEN	SPDIFRXLPEN
r/w	r/w	r/w		r/w				r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3LPEN	SPI2LPEN	Res.	Res.	Res.	Res.	LPTIM1LPEN	TIM14LPEN	TIM13LPEN	TIM12LPEN	TIM7LPEN	TIM6LPEN	TIM5LPEN	TIM4LPEN	TIM3LPEN	TIM2LPEN
r/w	r/w					r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

位 31 **UART8LPEN**: CSleep 模式期间的 UART8 外设时钟使能 (UART8 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 UART8 外设时钟

1: CSleep 模式期间使能 UART8 外设时钟 (复位后的默认值):

USART8 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

位 30 **UART7LPEN**: CSleep 模式期间的 UART7 外设时钟使能 (UART7 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 UART7 外设时钟

1: CSleep 模式期间使能 UART7 外设时钟 (复位后的默认值):

UART7 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

- 位 29 **DAC12LPEN**: CSleep 模式期间的 DAC1/2 外设时钟使能 (DAC1/2 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 DAC1/2 外设时钟
1: CSleep 模式期间使能 DAC1/2 外设时钟 (复位后的默认值)
- 位 28 保留, 必须保持复位值。
- 位 27 **CECLPEN**: CSleep 模式期间的 HDMI-CEC 外设时钟使能 (HDMI-CEC Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 HDMI-CEC 外设时钟
1: CSleep 模式期间使能 HDMI-CEC 外设时钟 (复位后的默认值)
HDMI-CEC 的外设时钟为: 由 CECSEL 选择并提供给 **cec_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 26:24 保留, 必须保持复位值。
- 位 23 **I2C3LPEN**: CSleep 模式期间的 I2C3 外设时钟使能 (I2C3 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 I2C3 外设时钟
1: CSleep 模式期间使能 I2C3 外设时钟 (复位后的默认值):
I2C3 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 22 **I2C2LPEN**: CSleep 模式期间的 I2C2 外设时钟使能 (I2C2 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 I2C2 外设时钟
1: CSleep 模式期间使能 I2C2 外设时钟 (复位后的默认值):
I2C2 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 21 **I2C1LPEN**: CSleep 模式期间的 I2C1 外设时钟使能 (I2C1 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 I2C1 外设时钟
1: CSleep 模式期间使能 I2C1 外设时钟 (复位后的默认值):
I2C1 的外设时钟为: 由 I2C123SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 20 **UART5LPEN**: CSleep 模式期间的 UART5 外设时钟使能 (UART5 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 UART5 外设时钟
1: CSleep 模式期间使能 UART5 外设时钟 (复位后的默认值)
UART5 的外设时钟为: 由 USART234578SEL 选择并提供给 **uart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 19 **UART4LPEN**: CSleep 模式期间的 UART4 外设时钟使能 (UART4 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 UART4 外设时钟
1: CSleep 模式期间使能 UART4 外设时钟 (复位后的默认值)
UART4 的外设时钟为: 由 USART234578SEL 选择并提供给 **uart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。

- 位 18 **USART3LPEN**: CSleep 模式期间的 USART3 外设时钟使能 (USART3 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 USART3 外设时钟
1: CSleep 模式期间使能 USART3 外设时钟 (复位后的默认值):
USART3 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 17 **USART2LPEN**: CSleep 模式期间的 USART2 外设时钟使能 (USART2 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 USART2 外设时钟
1: CSleep 模式期间使能 USART2 外设时钟 (复位后的默认值)
USART2 的外设时钟为: 由 USART234578SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 16 **SPDIFRXLPE**: CSleep 模式期间的 SPDIFRX 外设时钟使能 (SPDIFRX Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 SPDIFRX 外设时钟
1: CSleep 模式期间使能 SPDIFRX 外设时钟 (复位后的默认值)
SPDIFRX 的外设时钟为: 由 SPDIFSEL 选择并提供给 **spdifrx_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 15 **SPI3LPEN**: CSleep 模式期间的 SPI3 外设时钟使能 (SPI3 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 SPI3 外设时钟
1: CSleep 模式期间使能 SPI3 外设时钟 (复位后的默认值)
SPI3 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 14 **SPI2LPEN**: CSleep 模式期间的 SPI2 外设时钟使能 (SPI2 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 SPI2 外设时钟
1: CSleep 模式期间使能 SPI2 外设时钟 (复位后的默认值)
SPI2 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 13:10 保留, 必须保持复位值。
- 位 9 **LPTIM1LPEN**: CSleep 模式期间的 LPTIM1 外设时钟使能 (LPTIM1 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 LPTIM1 外设时钟
1: CSleep 模式期间使能 LPTIM1 外设时钟 (复位后的默认值)
LPTIM1 的外设时钟为: 由 LPTIM1SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 8 **TIM14LPEN**: CSleep 模式期间的 TIM14 外设时钟使能 (TIM14 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM14 外设时钟
1: CSleep 模式期间使能 TIM14 外设时钟 (复位后的默认值)

- 位 7 **TIM13LPEN**: CSleep 模式期间的 TIM13 外设时钟使能 (TIM13 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM13 外设时钟
1: CSleep 模式期间使能 TIM13 外设时钟 (复位后的默认值)
- 位 6 **TIM12LPEN**: CSleep 模式期间的 TIM12 外设时钟使能 (TIM12 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM12 外设时钟
1: CSleep 模式期间使能 TIM12 外设时钟 (复位后的默认值)
- 位 5 **TIM7LPEN**: CSleep 模式期间的 TIM7 外设时钟使能 (TIM7 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM7 外设时钟
1: CSleep 模式期间使能 TIM7 外设时钟 (复位后的默认值)
- 位 4 **TIM6LPEN**: CSleep 模式期间的 TIM6 外设时钟使能 (TIM6 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM6 外设时钟
1: CSleep 模式期间使能 TIM6 外设时钟 (复位后的默认值)
- 位 3 **TIM5LPEN**: CSleep 模式期间的 TIM5 外设时钟使能 (TIM5 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM5 外设时钟
1: CSleep 模式期间使能 TIM5 外设时钟 (复位后的默认值)
- 位 2 **TIM4LPEN**: CSleep 模式期间的 TIM4 外设时钟使能 (TIM4 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM4 外设时钟
1: CSleep 模式期间使能 TIM4 外设时钟 (复位后的默认值)
- 位 1 **TIM3LPEN**: CSleep 模式期间的 TIM3 外设时钟使能 (TIM3 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM3 外设时钟
1: CSleep 模式期间使能 TIM3 外设时钟 (复位后的默认值)
- 位 0 **TIM2LPEN**: CSleep 模式期间的 TIM2 外设时钟使能 (TIM2 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM2 外设时钟
1: CSleep 模式期间使能 TIM2 外设时钟 (复位后的默认值)

8.7.53 RCC APB1 高位睡眠时钟寄存器 (RCC_APB1HLPENR)

RCC APB1 High Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 71. RCC_APB1HLPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB1HLPENR	0x114	0x0000 0136
RCC_C1_APB1HLPENR	0x174	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANLPEN	Res.	Res.	MDIOSLPEN	OPAMPLPEN	Res.	SWPLPEN	CRSLPEN	Res.
							rw			rw	rw		rw	rw	

位 31:9 保留，必须保持复位值。

位 8 **FDCANLPEN**: CSleep 模式期间的 FDCAN 外设时钟使能 (FDCAN Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 FDCAN 外设时钟

1: CSleep 模式期间使能 FDCAN 外设时钟（复位后的默认值）

FDCAN 的外设时钟为：由 FDCANSEL 选择并提供给 **fdcan_ker_ck** 输入的内核时钟，以及 **rcc_pclk1** 总线接口时钟。

位 7:6 保留，必须保持复位值。

位 5 **MDIOSLPEN**: CSleep 模式期间的 MDIOS 外设时钟使能 (MDIOS peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 MDIOS 外设时钟

1: CSleep 模式期间使能 MDIOS 外设时钟（复位后的默认值）

位 4 **OPAMPLPEN**: CSleep 模式期间的 OPAMP 外设时钟使能 (OPAMP peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 OPAMP 外设时钟

1: CSleep 模式期间使能 OPAMP 外设时钟（复位后的默认值）

位 3 保留，必须保持复位值。

- 位 2 **SWPLPEN**: CSleep 模式期间的 SWPMI 外设时钟使能 (SWPMI Peripheral Clocks Enable During CSleep Mode)
- 由软件置 1 和复位。
- 0: CSleep 模式期间禁止 SWPMI 外设时钟
- 1: CSleep 模式期间使能 SWPMI 外设时钟 (复位后的默认值)
- SWPMI 的外设时钟为: 由 SWPSEL 选择并提供给 **swpmi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk1** 总线接口时钟。
- 位 1 **CRSLPEN**: CSleep 模式期间的时钟恢复系统外设时钟使能 (Clock Recovery System peripheral clock enable during CSleep mode)
- 由软件置 1 和复位。
- 0: CSleep 模式期间禁止 CRS 外设时钟
- 1: CSleep 模式期间使能 CRS 外设时钟 (复位后的默认值)
- 位 0 保留, 必须保持复位值。

8.7.54 **RCC APB2 睡眠时钟寄存器 (RCC_APB2LPENR)**

RCC APB2 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 72. RCC_APB2LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB2LPENR	0x118	0x31D7 3033
RCC_C1_APB2LPENR	0x178	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	HRTIMLPEN	DFSDMLPEN	Res.	Res.	Res.	SAI3LPEN	SAI2LPEN	SAI1LPEN	Res.	SPI5LPEN	Res.	TIM17LPEN	TIM16LPEN	TIM15LPEN
		rW	rW				rW	rW	rW		rW		rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	SPI4LPEN	SPI1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	USART6LPEN	USART1LPEN	Res.	Res.	TIM8LPEN	TIM1LPEN
		rW	rW							rW	rW			rW	rW

- 位 31:30 保留, 必须保持复位值。
- 位 29 **HRTIMLPEN**: CSleep 模式期间的 HRTIM 外设时钟使能 (HRTIM peripheral clock enable during CSleep mode)
- 由软件置 1 和复位。
- 0: CSleep 模式期间禁止 HRTIM 外设时钟
- 1: CSleep 模式期间使能 HRTIM 外设时钟 (复位后的默认值)

位 28 **DFSDM1LPEN**: CSleep 模式期间的 DFSDM1 外设时钟使能 (DFSDM1 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 DFSDM1 外设时钟

1: CSleep 模式期间使能 DFSDM1 外设时钟 (复位后的默认值)

DFSDM1 的外设时钟为: 由 SAI1SEL 和 DFSDM1SEL 选择并分别提供给 **Aclk** 和 **clk** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 27:25 保留, 必须保持复位值。

位 24 **SAI3LPEN**: CSleep 模式期间的 SAI3 外设时钟使能 (SAI3 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SAI3 外设时钟

1: CSleep 模式期间使能 SAI3 外设时钟 (复位后的默认值)

SAI3 的外设时钟为: 由 SAI23SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 23 **SAI2LPEN**: CSleep 模式期间的 SAI2 外设时钟使能 (SAI2 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SAI2 外设时钟

1: CSleep 模式期间使能 SAI2 外设时钟 (复位后的默认值)

SAI2 的外设时钟为: 由 SAI23SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 22 **SAI1LPEN**: CSleep 模式期间的 SAI1 外设时钟使能 (SAI1 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SAI1 外设时钟

1: CSleep 模式期间使能 SAI1 外设时钟 (复位后的默认值)

SAI1 的外设时钟为: 由 SAI1SEL 选择并提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 21 保留, 必须保持复位值。

位 20 **SPI5LPEN**: CSleep 模式期间的 SPI5 外设时钟使能 (SPI5 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SPI5 外设时钟

1: CSleep 模式期间使能 SPI5 外设时钟 (复位后的默认值)

SPI5 的外设时钟为: 由 SPI45SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。

位 19 保留, 必须保持复位值。

位 18 **TIM17LPEN**: CSleep 模式期间的 TIM17 外设时钟使能 (TIM17 peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 TIM17 外设时钟

1: CSleep 模式期间使能 TIM17 外设时钟 (复位后的默认值)

位 17 **TIM16LPEN**: CSleep 模式期间的 TIM16 外设时钟使能 (TIM16 peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 TIM16 外设时钟

1: CSleep 模式期间使能 TIM16 外设时钟 (复位后的默认值)

- 位 16 **TIM15LPEN**: CSleep 模式期间的 TIM15 外设时钟使能 (TIM15 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM15 外设时钟
1: CSleep 模式期间使能 TIM15 外设时钟 (复位后的默认值)
- 位 15:14 保留, 必须保持复位值。
- 位 13 **SPI4LPEN**: CSleep 模式期间的 SPI4 外设时钟使能 (SPI4 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 SPI4 外设时钟
1: CSleep 模式期间使能 SPI4 外设时钟 (复位后的默认值)
SPI4 的外设时钟为: 由 SPI45SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 12 **SPI1LPEN**: CSleep 模式期间的 SPI1 外设时钟使能 (SPI1 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 SPI1 外设时钟
1: CSleep 模式期间使能 SPI1 外设时钟 (复位后的默认值)
SPI1 的外设时钟为: 由 I2S123SRC 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 11:6 保留, 必须保持复位值。
- 位 5 **USART6LPEN**: CSleep 模式期间的 USART6 外设时钟使能 (USART6 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 USART6 外设时钟
1: CSleep 模式期间使能 USART6 外设时钟 (复位后的默认值)
USART6 的外设时钟为: 由 USART16SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 4 **USART1LPEN**: CSleep 模式期间的 USART1 外设时钟使能 (USART1 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 USART1 外设时钟
1: CSleep 模式期间使能 USART1 外设时钟 (复位后的默认值)
USART1 的外设时钟为: 由 USART16SEL 选择并提供给 **usart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk2** 总线接口时钟。
- 位 3:2 保留, 必须保持复位值。
- 位 1 **TIM8LPEN**: CSleep 模式期间的 TIM8 外设时钟使能 (TIM8 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM8 外设时钟
1: CSleep 模式期间使能 TIM8 外设时钟 (复位后的默认值)
- 位 0 **TIM1LPEN**: CSleep 模式期间的 TIM1 外设时钟使能 (TIM1 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 TIM1 外设时钟
1: CSleep 模式期间使能 TIM1 外设时钟 (复位后的默认值)

8.7.55 RCC APB4 睡眠时钟寄存器 (RCC_APB4LPENR)

RCC APB4 Sleep Clock Register

该寄存器可通过两个不同的偏移地址进行访问。

表 73. RCC_APB4LPENR 偏移地址和复位值

寄存器名	偏移地址	复位值
RCC_APB4LPENR	0x11C	0x0421 DEAA
RCC_C1_APB4LPENR	0x17C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4LPEN	Res.	Res.	Res.	Res.	RTCAPBLPEN
										rw					rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VREFLPEN	COMP12LPEN	Res.	LPTIM5LPEN	LPTIM4LPEN	LPTIM3LPEN	LPTIM2LPEN	Res.	I2C4LPEN	Res.	SPI6LPEN	Res.	LPUART1LPEN	Res.	SYSCFGLPEN	Res.
rw	rw		rw	rw	rw	rw		rw		rw		rw		rw	

位 31:26 保留，必须保持复位值。

位 25:22 保留，必须保持复位值。

位 21 **SAI4LPEN**: CSleep 模式期间的 SAI4 外设时钟使能 (SAI4 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SAI4 外设时钟

1: CSleep 模式期间使能 SAI4 外设时钟 (复位后的默认值)

SAI4 的外设时钟为: 由 SAI4ASEL 和 SAI4BSEL 选择并分别提供给 **sai_a_ker_ck** 和 **sai_b_ker_ck** 输入的内核时钟，以及 **rcc_pclk4** 总线接口时钟。

位 20:17 保留，必须保持复位值。

位 16 **RTCAPBLPEN**: CSleep 模式期间的 RTC APB 时钟使能 (RTC APB Clock Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 RTC (APB) 的寄存器时钟接口

1: CSleep 模式期间使能 RTC (APB) 的寄存器时钟接口 (复位后的默认值)

位 15 **VREFLPEN**: CSleep 模式期间的 VREF 外设时钟使能 (VREF peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 VREF 外设时钟

1: CSleep 模式期间使能 VREF 外设时钟 (复位后的默认值)

- 位 14 **COMP12LPEN**: CSleep 模式期间的 COMP1/2 外设时钟使能 (COMP1/2 peripheral clock enable during CSleep mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 COMP1/2 外设时钟
1: CSleep 模式期间使能 COMP1/2 外设时钟 (复位后的默认值)
- 位 13 保留, 必须保持复位值。
- 位 12 **LPTIM5LPEN**: CSleep 模式期间的 LPTIM5 外设时钟使能 (LPTIM5 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 LPTIM5 外设时钟
1: CSleep 模式期间使能 LPTIM5 外设时钟 (复位后的默认值)
LPTIM5 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。
- 位 11 **LPTIM4LPEN**: CSleep 模式期间的 LPTIM4 外设时钟使能 (LPTIM4 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 LPTIM4 外设时钟
1: CSleep 模式期间使能 LPTIM4 外设时钟 (复位后的默认值)
LPTIM4 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。
- 位 10 **LPTIM3LPEN**: CSleep 模式期间的 LPTIM3 外设时钟使能 (LPTIM3 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 LPTIM3 外设时钟
1: CSleep 模式期间使能 LPTIM3 外设时钟 (复位后的默认值)
LPTIM3 的外设时钟为: 由 LPTIM345SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。
- 位 9 **LPTIM2LPEN**: CSleep 模式期间的 LPTIM2 外设时钟使能 (LPTIM2 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 LPTIM2 外设时钟
1: CSleep 模式期间使能 LPTIM2 外设时钟 (复位后的默认值)
LPTIM5 的外设时钟为: 由 LPTIM2SEL 选择并提供给 **lptim_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。
- 位 8 保留, 必须保持复位值。
- 位 7 **I2C4LPEN**: CSleep 模式期间的 I2C4 外设时钟使能 (I2C4 Peripheral Clocks Enable During CSleep Mode)
由软件置 1 和复位。
0: CSleep 模式期间禁止 I2C4 外设时钟
1: CSleep 模式期间使能 I2C4 外设时钟 (复位后的默认值)
I2C4 的外设时钟为: 由 I2C4SEL 选择并提供给 **i2c_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。
- 位 6 保留, 必须保持复位值。

位 5 **SPI6LPEN**: CSleep 模式期间的 SPI6 外设时钟使能 (SPI6 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SPI6 外设时钟

1: CSleep 模式期间使能 SPI6 外设时钟 (复位后的默认值)

SPI6 的外设时钟为: 由 SPI6SEL 选择并提供给 **spi_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 4 保留, 必须保持复位值。

位 3 **LPUART1LPEN**: CSleep 模式期间的 LPUART1 外设时钟使能 (LPUART1 Peripheral Clocks Enable During CSleep Mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 LPUART1 外设时钟

1: CSleep 模式期间使能 LPUART1 外设时钟 (复位后的默认值)

LPUART1 的外设时钟为: 由 LPUART1SEL 选择并提供给 **lpuart_ker_ck** 输入的内核时钟, 以及 **rcc_pclk4** 总线接口时钟。

位 2 保留, 必须保持复位值。

位 1 **SYSCFGLPEN**: CSleep 模式期间的 SYSCFG 外设时钟使能 (SYSCFG peripheral clock enable during CSleep mode)

由软件置 1 和复位。

0: CSleep 模式期间禁止 SYSCFG 外设时钟

1: CSleep 模式期间使能 SYSCFG 外设时钟 (复位后的默认值)

位 0 保留, 必须保持复位值。

8.8 RCC 寄存器映射

表 74. RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x000	RCC_CR	Res.	Res.	PLL3RDY	PLL3ON	PLL2RDY	PLL2ON	PLL1RDY	PLL1ON	Res.	Res.	Res.	Res.	HSECSSON	HSEBYP	HSERDY	HSEON	D2CKRDY	D1CKRDY	HSI48RDY	HSI48ON	Res.	Res.	CSIKERON	CSIRDY	CSION	Res.	HSIDIVF	HSIDIV[1:0]		HSIRDY	HSIKERON	HSION
	Reset value			0	0	0	0	0	0					0	0	0	0	0	0	0	0			0	0	0		0	0	0	0	0	1
0x004	RCC_ICSCR	Res.	CSITRIM[4:0]				CSICAL[7:0]				HSITRIM[5:0]				HSICAL[11:0]																		
	Reset value		1	0	0	0	0	-	-	-	-	-	-	-	-	1	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	-
0x008	RCC_CRRCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	HSI48CAL[9:0]										
	Reset value																						-	-	-	-	-	-	-	-	-	-	-
0x00C	reserved	reserved																															
0x010	RCC_CFGR	MCO2[2:0]		MCO2PRE[3:0]				MCO1[2:0]		MCO1PRE[3:0]				Res.	Res.	TIMPRE	HRTIMSEL	RTCPRE[5:0]				STOPKERWUCK		STOPWUCK	SWS[2:0]		SW[2:0]						
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x014	reserved	reserved																															
0x018	RCC_D1CFGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	D1CPRE[3:0]				D1CPRE[3:0]		Res.	D1PPRE[2:0]		D1PPRE[2:0]		HPRE[3:0]				
	Reset value																				0	0	0	0	0	0	0	0	0	0	0	0	0
0x01C	RCC_D2CFGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	D2PPRE2[2:0]				D2PPRE2[2:0]		Res.	D2PPRE1[2:0]		D2PPRE1[2:0]		Res.	Res.	Res.	Res.	
	Reset value																				0	0	0	0	0	0	0	0					
0x020	RCC_D3CFGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	D3PPRE[2:0]				D3PPRE[2:0]		Res.	Res.	Res.	Res.	
	Reset value																						0	0	0	0	0						
0x024	reserved	reserved																															
0x028	RCC_PLLCKSEL	Res.	Res.	Res.	Res.	Res.	DIVM3[5:0]				Res.	Res.	DIVM2[5:0]				Res.	Res.	DIVM1[5:0]				Res.	Res.	DIVM1[5:0]				Res.	Res.	PLLSRC[1:0]		
	Reset value						1	0	0	0	0	0	0			1	0	0	0	0	0	0			1	0	0	0	0	0			0

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x02C	RCC_PLLCFGR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DIVR3EN	DIVQ3EN	DIVP3EN	DIVR2EN	DIVQ2EN	DIVP2EN	DIVR1EN	DIVQ1EN	DIVP1EN	Res.	Res.	Res.	Res.	PLL3RGE[1:0]	PLL3VCOSEL	PLL3FRACEN	PLL2RGE[1:0]	PLL2VCOSEL	PLL2FRACEN	PLL1RGE[1:0]	PLL1VCOSEL	PLL1FRACEN				
	Reset value								1	1	1	1	1	1	1	1	1					0	0	0	0	0	0	0	0	0	0	0	0	
0x030	RCC_PLL1DIVR	Res.	DIVR1[6:0]						Res.	DIVQ1[6:0]						DIVP1[6:0]						DIVN1[8:0]												
	Reset value		0	0	0	0	0	0	1		0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	1	0	0	0	0	0	0	
0x034	RCC_PLL1FRACR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRACN1[12:0]										Res.						
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0	0		Res.		
0x038	RCC_PLL2DIVR	Res.	DIVR2[6:0]						Res.	DIVQ2[6:0]						DIVP2[6:0]						DIVN2[8:0]												
	Reset value		0	0	0	0	0	0	1		0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	
0x03C	RCC_PLL2FRACR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRACN2[12:0]										Res.						
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0	0		Res.		
0x040	RCC_PLL3DIVR	Res.	DIVR3[6:0]						Res.	DIVQ3[6:0]						DIVP3[6:0]						DIVN3[8:0]												
	Reset value		0	0	0	0	0	0	1		0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	
0x044	RCC_PLL3FRACR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FRACN3[12:0]										Res.						
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0	0		Res.		
0x048	reserved	reserved																																
0x04C	RCC_D1CCIPR	Res.	Res.	CKPERSEL[1:0]												SDMMCSEL	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	Reset value			0	0											0																		
0x050	RCC_D2CCIP1R	SWPSEL	Res.	FDCANSEL[1:0]												SPI45SEL[2:0]		Res.	SPI123SEL[2:0]		Res.	Res.	Res.	Res.	Res.	SAI23SEL[2:0]		Res.	Res.	Res.	SAI1SEL[2:0]			
	Reset value	0		0	0											0	0	0	0	0	0						0	0	0				0	0
0x054	RCC_D2CCIP2R	Res.	LPTIM1SEL[2:0]												CECSEL[1:0]	USBSEL[1:0]		Res.	Res.	Res.	Res.	I2C123SEL[1:0]		Res.	Res.	RNGSEL[1:0]		USART16SEL[2:0]		USART234578SEL[2:0]				
	Reset value		0	0	0											0	0	0	0					0	0				0	0	0	0	0	0

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0x058	RCC_D3CCIPR	Res.	SPI6SEL[2:0]			Res.	SAI4BSEL[2:0]			Res.	SAI4ASEL[2:0]			Res.	Res.	Res.	ADCSEL[1:0]		LPTIM345SEL[2:0]		Res.	LPTIM2SEL[2:0]		Res.	I2C4SEL[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	LPUART1SEL[2:0]		
	Reset value	0	0	0	0		0	0	0		0	0	0				0	0	0	0		0	0		0	0									
0x05C	reserved	reserved																																	
0x060	RCC_CIER	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSECSSIE	PLL3RDYIE		PLL2RDYIE		PLL1TRDYIE		HSI48RDYIE	CSIRDYIE	HSIRDYIE	LSIRDYIE
	Reset value																								0	0	0	0	0	0	0	0	0		
0x064	RCC_CIFR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	HSECSSF	LSECSSF	PLL3RDYF	PLL2RDYF	PLL1RDYF	HSI48RDYF	CSIRDYF	HSIRDYF	LSIRDYF			
	Reset value																							0	0	0	0	0	0	0	0	0	0		
0x068	RCC_CICR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	HSECSSC	LSECSSC	PLL3RDYC	PLL2RDYC	PLL1RDYC	HSI48RDYC	CSIRDYC	HSIRDYC	LSIRDYC			
	Reset value																							0	0	0	0	0	0	0	0	0	0		
0x06C	reserved	reserved																																	
0x070	RCC_BDCR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	BDRST	RTCEN	Res.	Res.	Res.	Res.	Res.	Res.	RTCSEL[1:0]	Res.	Res.	LSECSSD	LSECSSON	LSEDRV[1:0]	LSEBYP	LSERDY	LSEON		
	Reset value																0	0							0	0	0	0	0	0	0	0	0		
0x074	RCC_CSR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	LSIRDY	LSION		
	Reset value																														0	0	0		
0x078	reserved	reserved																																	
0x07C	RCC_AHB3RSTR	CPURST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1RST	Res.	QSPIRST	Res.	FMC1RST	Res.	Res.	Res.	Res.	Res.	Res.	JPGDECRST	DMA2DRST	Res.	Res.	MDMARST			
	Reset value	0															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
0x080	RCC_AHB1RSTR	Res.	Res.	Res.	Res.	USB2OTGRST	Res.	USB1OTGRST	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12RST	Res.	Res.	Res.	DMA2RST	DMA1RST			
	Reset value				0	0		0									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x084	RCC_AHB2RSTR	Res.																							SDMMC2RST									
	Reset value																							0	0	0	0	0	0	0	0	0	0	CAM1RST
0x088	RCC_AHB4RSTR	Res.						HSEMRST	ADC3RST			BDMARST		CRCRST									GPIOKRST	GPIOJRST	GPIOIRST	GPIOHRST	GPIOGRST	GPIOFRST	GPIOERST	GPIODRST	GPIOCRST	GPIOBRST	GPIOARST	
	Reset value							0	0			0		0									0	0	0	0	0	0	0	0	0	0	0	0
0x08C	RCC_APB3RSTR	Res.																																
	Reset value																																	
0x090	RCC_APB1LRSTR	UART8RST	UART7RST	DAC12RST		HDMICECRST				I2C3RST	I2C2RST	I2C1RST	UART5RST	UART4RST	USART3RST	USART2RST	SPDIFRXRST	SPI3RST	SPI2RST					LPTIM1RST	TIM14RST	TIM13RST	TIM12RST	TIM7RST	TIM6RST	TIM5RST	TIM4RST	TIM3RST	TIM2RST	
	Reset value	0	0	0	0	0				0	0	0	0	0	0	0	0	0	0	0				0	0	0	0	0	0	0	0	0	0	0
0x094	RCC_APB1HRSTR	Res.																						FDCANRST				MDIOSRST	OPAMP1RST		RST	CRSRST		
	Reset value																							0			0	0		0	0	0	0	0
0x098	RCC_APB2RSTR	Res.		HRTIMRST	DFSDM1RST				SAI3RST	SAI2RST	SAI1RST		SPI5RST		TIM17RST	TIM16RST	TIM15RST				SPI4RST	SPI1RST					USART6RST	USART1RST					TIM8RST	TIM1RST
	Reset value			0	0				0	0	0		0		0	0	0				0	0					0	0					0	0
0x09C	RCC_APB4RSTR	Res.										SAI4RST						VREFRST	COMP12RST			LPTIM5RST	LPTIM4RST	LPTIM3RST	LPTIM2RST		I2C4RST		SPI6RST		LPUART1RST		SYSCFGGRST	
	Reset value											0						0	0			0	0	0	0	0						0		0
0x0A0	RCC_GCR	Res.																																WW1RSC
	Reset value																																	0
0x0A4	reserved	reserved																																

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0x0A8	RCC_D3AMR	Res.		SRAM4AMEN	BKPRAMAMEN	Res.	Res.	Res.	ADC3AMEN	Res.	Res.	SAI4AMEN	Res.	CRCAMEN	Res.	Res.	RTCAMEN	VREFAMEN	COMP12AMEN	Res.	LPTIM5AMEN	LPTIM4AMEN	LPTIM3AMEN	LPTIM2AMEN	Res.	I2C4AMEN	Res.	SPI6AMEN	Res.	LPUART1AMEN	Res.	Res.	Res.	BDMAAMEN	
	Reset value			0	0				0			0		0			0	0	0		0	0	0	0	0	0	0	0		0			0		
0x0AC to 0x0CC	reserved	reserved																																	
0x0D0	RCC_RSR	Res.	LPWRRSTF	Res.	WWDG1RSTF	Res.	IWDG1RSTF	Res.	SFTRSTF	PORRSTF	PINRSTF	BORRSTF	D2RSTF	D1RSTF	Res.	CPURSTF	RMVF	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.		
	Reset value		0		0		0		0	1	1	1	1	1		1	0																		
0x0D4	RCC_AHB3ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1EN	Res.	QSPIEN	Res.	FMCEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	MDMAEN		
	Reset value																0		0		0							0	0				0		
0x0D8	RCC_AHB1ENR	Res.	Res.	Res.	USB2ULPIEN	Res.	USB2OTGEN	Res.	USB1ULPIEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXEN	ETH1TXEN	ETH1MACEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	DMA2EN	
	Reset value				0		0		0								0	0	0									0					0	0	
0x0DC	RCC_AHB2ENR	Res.	SRAM3EN	SRAM2EN	SRAM1EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value	0	0	0																					0				0	0	0			0	
0x0E0	RCC_AHB4ENR	Res.	Res.	Res.	BKPRAMEN	Res.	Res.	HSEMEN	ADC3EN	Res.	Res.	BDMAEN	Res.	CRCEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOKEN	GPIOJEN	GPIOJEN	GPIOHEN	GPIOGEN	GPIOFEN	GPIOEEN	GIODEN	GPIOCEN	GPIOBEN	GPIOAEN
	Reset value				0			0	0			0		0											0	0	0	0	0	0	0	0	0	0	0
0x0E4	RCC_APB3ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value																																		
0x0E8	RCC_APB1LENR	UART8EN	UART7EN	DAC12EN	Res.	HDMICECEN	Res.	Res.	Res.	I2C3EN	I2C2EN	I2C1EN	UART5EN	UART4EN	USART3EN	USART2EN	SPDIFRXEN	SPI3EN	SPI2EN	Res.	Res.	Res.	Res.	Res.	LPTIM1EN	TIM14EN	TIM13EN	TIM12EN	TIM7EN	TIM6EN	TIM5EN	TIM4EN	TIM3EN	TIM2EN	
	Reset value	0	0	0		0				0	0	0	0	0	0	0	0	0	0						0	0	0	0	0	0	0	0	0	0	0

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0x0EC	RCC_ APB1HENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.		
	Reset value																								0										
0x0F0	RCC_ APB2ENR	Res.	Res.	HRTIMEN	DFSDM1EN	Res.	Res.	Res.	SAI3EN	SAI2EN	SAI1EN	Res.	SPI6EN	Res.	TIM17EN	TIM16EN	TIM15EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANEN	Res.	Res.	USART6EN	MDIOSEN	OPAMPEN	Res.	SWPEN	CRSEN	
	Reset value			0	0				0	0	0		0		0	0	0								0			0	0	0	0	0	0	0	
0x0F4	RCC_ APB4ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4EN	Res.	Res.	Res.	Res.	RTCAPBEN	VREFEN	COMP12EN	Res.	SPI4EN	SPI1EN	Res.	Res.	Res.	Res.	I2C4EN	reserved	SPI6EN	Res.	LPUART1EN	Res.	SYSCFGEN	Res.	
	Reset value											0					1	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0x0F8	reserved	reserved																																	
0x0FC	RCC_ AHB3LPENR	AXISRAMLPEN	ITCMLPEN	DTCM2LPEN	DTCM1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1LPEN	Res.	QSPILPEN	Res.	FMCLPEN	Res.	Res.	Res.	Res.	FLASHLPEN	Res.	Res.	JPGDECLPEN	DMA2DLPEN	Res.	Res.	Res.	Res.	MDMALPEN
	Reset value	1	1	1	1												1		1		1				1			1	1					1	
0x100	RCC_ AHB1LPENR	Res.	Res.	Res.	USB2ULPILPEN	USB2OTGLPEN	USB1ULPILPEN	USB1TOTGLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXLPEN	ETH1TXLPEN	ETH1MACLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12LPEN	Res.	Res.	Res.	DMA2LPEN	DMA1LPEN	
	Reset value				1	1	1	1									1	1	1										1				1	1	
0x104	RCC_ AHB2LPENR	SRAM3LPEN	SRAM2LPEN	SRAM1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2LPEN	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value	1	1	1																							1								
0x108	RCC_ AHB4LPENR	Res.	Res.	SRAM4LPEN	BKPRAMLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value			1	1																														
0x10C	RCC_ APB3LPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value																																		

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x110	RCC_ APB1LLPENR	UART8LPEN	UART7LPEN	DAC12LPEN	Res.	CECLPEN	Res.	Res.	Res.	I2C3LPEN	I2C2LPEN	I2C1LPEN	UART5LPEN	UART4LPEN	USART3LPEN	USART2LPEN	SPDIFRXLPEN	SPI3LPEN	SPI2LPEN	Res.	Res.	Res.	LPTIM1LPEN	TIM14LPEN	TIM13LPEN	TIM12LPEN	TIM7LPEN	TIM6LPEN	TIM5LPEN	TIM4LPEN	TIM3LPEN	TIM2LPEN	
	Reset value	1	1	1		1				1	1	1	1	1	1	1	1	1	1				1	1	1	1	1	1	1	1	1	1	1
0x114	RCC_ APB1HLPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANLPEN	Res.	Res.	Res.	MDIOSLPEN	OPAMPLPEN	Res.	SWPLPEN	CRSLPEN	Res.
	Reset value																							1				1	1		1	1	
0x118	RCC_ APB2LPENR	Res.	Res.	HRTIMLPEN	DFSDM1LPEN	Res.	Res.	Res.	SAI3LPEN	SAI2LPEN	SAI1LPEN	Res.	SPI5LPEN	Res.	TIM17LPEN	TIM16LPEN	TIM15LPEN	Res.	Res.	SPI4LPEN	SPI1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	USART6LPEN	USART1LPEN	Res.	Res.	TIM8LPEN	TIM1LPEN
	Reset value			1	1				1	1	1		1		1	1	1			1	1						1	1			1	1	
0x11C	RCC_ APB4LPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4LPEN	Res.	Res.	Res.	Res.	Res.	RTCAPBLPEN	VREFLPEN	COMP12LPEN	Res.	LPTIM5LPEN	LPTIM4LPEN	LPTIM3LPEN	LPTIM2LPEN	Res.	I2C4LPEN	Res.	SPI6LPEN	Res.	LPUART1LPEN	Res.	SYSCFGLPEN	Res.
	Reset value										1						1	1	1		1	1	1	1		1		1		1	1		
0x120 to 0x130	reserved	reserved																															
0x134	RCC_C1_ AHB3ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1EN	Res.	QSPIEN	Res.	FMCEN	Res.	Res.	Res.	Res.	Res.	Res.	JPGDECEN	DMA2DEN	Res.	Res.	MDMAEN	
	Reset value																0		0		0							0	0			0	
0x138	RCC_C1_ AHB1ENR	Res.	Res.	Res.	USB2ULPIEN	USB2OTGEN	USB1ULPIEN	USB1OTGEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXEN	ETH1TXEN	ETH1MACEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ADC12EN	Res.	Res.	DMA2EN	DMA1EN	
	Reset value				0	0	0	0									0	0	0									0			0	0	0
0x13C	RCC_C1_ AHB2ENR	SRAM3EN	SRAM2EN	SRAM1EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC2EN	Res.	Res.	Res.	RNGEN	HASHEN	CRYPTEN	Res.	Res.	DCMIEN
	Reset value	0	0	0																			0				0	0	0				0
0x140	RCC_C1_ AHB4ENR	Res.	Res.	Res.	BKPRAMEN	Res.	Res.	HSEMEN	ADC3EN	Res.	Res.	DMA1EN	Res.	CRCCEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOKEN	GPIOJEN	GPIOIEN	GPIOHEN	GPIOGEN	GPIOFEN	GPIOEEN	GPIODEN	GPIOCEN	GPIOBEN	GPIOAEN
	Reset value				0			0	0			0		0									0	0	0	0	0	0	0	0	0	0	0

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x144	RCC_C1_APB3ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value																										0	0	0	0	0	0	0	0
0x148	RCC_C1_APB1LENR	UART8EN	UART7EN	DAC12EN	Res.	HDMICECEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value	0	0	0		0					0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x14C	RCC_C1_APB1HENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value																									0	0	0	0	0	0	0	0	0
0x150	RCC_C1_APB2ENR	Res.	Res.	HRTIMEN	DFSDM1EN	Res.	Res.	Res.	SAI3EN	SAI2EN	SAI1EN	Res.	SPI5EN	Res.	TIM17EN	TIM16EN	TIM15EN	Res.	SPI4EN	SPI1EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value			0	0				0	0	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x154	RCC_C1_APB4ENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4EN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value										0						1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x158	reserved	reserved																																
0x15C	RCC_C1_AHB3LPENR	AXISRAMLPEN	ITCMLPEN	DTCM2LPEN	DTCM1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SDMMC1LPEN	Res.	QSPI1PEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	
	Reset value	1	1	1	1												1		1															
0x160	RCC_C1_AHB1LPENR	Res.	Res.	Res.	USB2ULPILPEN	USB2OTGLPEN	USB1ULPILPEN	USB1OTGLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	ETH1RXLPEN	ETH1TXLPEN	ETH1MACLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	Reset value				1	1	1	1									1	1	1															
0x164	RCC_C1_AHB2LPENR	SRAM3LPEN	SRAM2LPEN	SRAM1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
	Reset value	1	1	1																					1									

表 74. (续) RCC 寄存器映射和复位值

偏移	寄存器名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x168	RCC_C1_AHB4LPENR	Res.	Res.	SRAM4LPEN	BKPRAMLLEN	Res.	Res.	Res.	ADC3LPEN	Res.	Res.	DMA1LPEN	Res.	CRCLPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	GPIOKLPEN	GPIOLPEN	GPIOLPEN	GPIOLPEN	GPIOLPEN	GPIOLPEN	GPIOLPEN	GPIODLPEN	GPIODLPEN	GPIODLPEN	GPIODLPEN	GPIODLPEN
	Reset value			1	1				1			1		1									1	1	1	1	1	1	1	1	1	1	1	
0x16C	RCC_C1_APB3LPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WWDG1LPEN		Res.		LTDCLPEN			
	Reset value																									1				1				
0x170	RCC_C1_APB1LLPENR	UART8LPEN	UART7LPEN	DAC12LPEN	Res.	CECLPEN	Res.	Res.	Res.	I2C3LPEN	I2C2LPEN	I2C1LPEN	UART5LPEN	UART4LPEN	USART3LPEN	USART2LPEN	SPDIFRXLPEN	SPI3LPEN	SPI2LPEN	Res.	Res.	Res.	LPTIM1LPEN	TIM14LPEN	TIM13LPEN	TIM12LPEN	TIM7LPEN	TIM6LPEN	TIM5LPEN	TIM4LPEN	TIM3LPEN	TIM2LPEN		
	Reset value	1	1	1		1				1	1	1	1	1	1	1	1	1	1	1			1	1	1	1	1	1	1	1	1	1	1	
0x174	RCC_C1_APB1HLPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	FDCANLPEN	Res.	MDIOSLPEN	OPAMPLPEN	Res.	SWPLPEN	CRSLPEN	Res.	Res.	
	Reset value																								1		1	1		1	1	1		
0x178	RCC_C1_APB2LPENR	Res.	Res.	HRTIMLPEN	DFSDM1LPEN	Res.	Res.	Res.	SA3LPEN	SAI2LPEN	SAI1LPEN	Res.	SPI5LPEN	Res.	TIM17LPEN	TIM16LPEN	TIM15LPEN	Res.	Res.	SPI4LPEN	SPI1LPEN	Res.	Res.	Res.	Res.	Res.	Res.	USART16LPEN	USART11LPEN	Res.	Res.	TIM8LPEN	TIM1LPEN	
	Reset value			1	1				1	1	1		1		1	1	1			1	1						1	1				1	1	
0x17C	RCC_C1_APB4LPENR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAI4LPEN	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SPI6LPEN	Res.	LPUART1LPEN	Res.	Res.	Res.	
	Reset value											1																1		1				
0x180 to 0x1FC	reserved	reserved																																

有关寄存器边界地址的信息，请参见第 100 页的第 2.2.2 节。